MICROCHIP Xilinx Spartan 6 Exampলে রূপান্তর
স্মার্ট, সংযুক্ত এবং সুরক্ষিত এমবেডেড কন্ট্রোল সলিউশনের একটি নেতৃস্থানীয় প্রদানকারী
Libero® SoC ডিজাইন স্যুট প্রকল্প তৈরি করুন
ISE® প্রকল্প ডিরেক্টরিতে রূপান্তর-স্ক্রিপ্ট রাখুন
python conv_xise_1v0.py -t .xise
Libero SoC ডিজাইন স্যুট খুলুন এবং তৈরি করা TCL-স্ক্রিপ্ট চালান
প্রকল্প তৈরি করা হয়েছে কিন্তু অনুপস্থিত:
- আইপি: BlockRAM, my_clocks
- আর্কিটেকচারাল বেস-ব্লক: bufg
চলতে থাকে
রূপান্তরের জন্য সমর্থিত লক্ষ্য আর্কিটেকচার
- এমপিএফএস: PolarFire® SoC
- এমপিএফ: পোলারফায়ার এফপিজিএ
- এম২এস: SmartFusion®2
- M2GL: IGLOO®2
- AGL: ইগলু
- A3P: ProASIC®3
IGLOO এবং ProASIC3 ডিভাইসগুলির জন্য Libero SoC সংস্করণ 11.9 বা তার আগের প্রয়োজন
Libero SoC এর সর্বশেষ সংস্করণে সমর্থিত অন্যান্য আর্কিটেকচার
PLL এবং DCM প্রতিস্থাপন করুন
- Libero ® SoC ডিজাইন স্যুটে আইপি ক্যাটালগ নির্বাচন করুন
- প্রয়োজনীয় ফ্রিকোয়েন্সির জন্য ক্লক কন্ডিশনিং সার্কিট (CCC) তৈরি করুন
- রিসেট করার জন্য অ্যাডভান্সড" ট্যাব বেছে নিন
স্বতন্ত্র ঘড়ির বাফারগুলি প্রতিস্থাপন করুন
ডিজাইনে প্রায়ই তাত্ক্ষণিক ঘড়ি বাফার (BUFG) থাকে
- বিক্রেতা নির্দিষ্ট লাইব্রেরি
- ইউনিসিম => স্মার্টফিউশন, স্মার্টফিউশন2, পোলারফায়ার
দৃষ্টান্তের পরিবর্তন
- BUFG => CLKINT
ডকুমেন্টেশন: ম্যাক্রো লাইব্রেরি গাইড
- SmartFusion®, IGLOO® এবং ProASIC®3
- SmartFusion2 এবং IGLOO2
- পোলারফায়ার ®
ব্লক RAM প্রতিস্থাপন
- আইপি ক্যাটালগ থেকে নতুন LSRAM তৈরি করুন
- LSRAM কনফিগার করুন
শিম তৈরি করুন
- ব্লক RAM এর বিদ্যমান পোর্ট ম্যাপ নিন
- নতুন এইচডিএল তৈরি করুন file
- শিমের পোর্ট মানচিত্র মানিয়ে নিন
শিমে LSRAM তাত্ক্ষণিক করুন
- আইপি থেকে সত্তা ঘোষণা নিন file
- উদাহরণ সহ শিম পোর্ট সংযুক্ত করুন
ডিজাইন হায়ারার্কি আপডেট করুন
বিল্ড হায়ারার্কি ক্লিক করুন"
মূল নকশা অধীনে উত্স একীকরণ
এইচডিএল-এর ত্রুটিগুলি সংশোধন করুন
সংশ্লেষণ চালান
- টুল দ্বারা রিপোর্ট করা সঠিক সম্ভাব্য টাইপ
সীমাবদ্ধতা
সীমাবদ্ধতা পরিচালনা করতে ডাবল ক্লিক করুন"
সময় সীমাবদ্ধতা লিখুন
প্রাপ্ত সীমাবদ্ধতা তৈরি করুন"
প্রাপ্ত সীমাবদ্ধতা:
- পিএলএল কার্যকারিতা নিন (গুণ/ফেজ শিফট)
- সীমাবদ্ধতা “b ehind” ঘড়ি পরিবর্তন
"Derive Constraints" এ ক্লিক করুন
- অতিরিক্ত SDC জনসংখ্যা file
ঘড়ি ডোমেইন ক্রসিং সীমাবদ্ধ
পিন বরাদ্দ করুন
- সীমাবদ্ধতা ম্যানেজার
- টেবিলের মাধ্যমে অ্যাসাইনমেন্ট পিন করুন
- প্যাকেজের মাধ্যমে অ্যাসাইনমেন্ট পিন করুন
নকশা বাস্তবায়ন
- স্থান এবং রুট ডিজাইন
- টাইমিং চেক করুন এবং টাইমিং ক্লোজার করুন
(clock ডোমেনে সেট_false_path
- বিটস্ট্রিম তৈরি করুন
সম্পন্ন
আপনার নতুন FPGA ডিজাইনের দীর্ঘায়ু উপভোগ করুন
2022 মাইক্রোচিপ টেকনোলজি ইনকর্পোরেটেড এবং এর সহযোগী সংস্থাগুলি৷
দলিল/সম্পদ
 |
MICROCHIP Xilinx Spartan 6 Exampলে রূপান্তর [পিডিএফ] ব্যবহারকারীর নির্দেশিকা Xilinx Spartan 6 Exampলে কনভার্সন, জিলিনেক্স, স্পার্টান ৬ এক্সampলে কনভার্সন, প্রাক্তনampলে রূপান্তর |
