MICROCHIP Xilinx Spartan 6 Example Hoohuli
ʻO kahi mea hoʻolako alakaʻi o nā mea hoʻonā akamai i hoʻopili ʻia a palekana
Hana i ka papahana ʻo Libero® SoC Design Suite
E kau i ka palapala hoʻololi i loko o ka papa kuhikuhi papahana ISE®
python conv_xise_1v0.py -t .xise
E wehe i ka Libero SoC Design Suite a holo i ka TCL-script
Hana ʻia ka papahana akā nalo:
- IP: BlockRAM, my_clocks
- Nā poloka kumu hoʻolālā: bufg
Hoʻomau ʻia
Kākoʻo ʻia nā kiʻi hoʻolālā no ka hoʻololi ʻana
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLOO
- A3P: ProASIC®3
Pono nā polokalamu IGLOO a me ProASIC3 iā Libero SoC version 11.9 a i ʻole ma mua
Kākoʻo ʻia nā hale hana ʻē aʻe i ka mana hou o Libero SoC
Hoʻololi i nā PLL a me nā DCM
- E koho i ka palapala IP ma Libero ® SoC Design Suite
- E hana i ka Clock Conditioning Circuit (CCC) no nā alapine e pono ai
- E koho i ka "Advanced" tab no ka hoʻoponopono hou
Hoʻololi i nā mea hoʻopaʻa uaki pākahi
Loaʻa pinepine nā hoʻolālā i nā mea hoʻopaʻa uaki hikiwawe (BUFG)
- Nā hale waihona puke kūʻai
- Unisim => smartfusion, smartfusion2,polarfire
Hoʻololi o nā instantiations
- BUFG => CLKINT
Paʻi palapala: Macro Library Guide
- SmartFusion®, IGLOO® a me ProASIC®3
- SmartFusion2 a me IGLOO2
- PolarFire ®
Hoʻololi i ka Block RAM
- E hana i LSRAM hou mai ka IP catalog
- E hoʻonohonoho i ka LSRAM
Hana iā Shim
- E lawe i ka palapala ʻāina awa o Block RAM
- Hana i ka HDL hou file
- Hoʻololi i ka palapala ʻāina awa o shim
E hoʻokomo koke i ka LSRAM iā Shim
- Lawe i ka ʻōlelo hoʻolaha hui mai IP file
- Hoʻohui i nā awa shim me ka laʻana
Hōʻano hou i ka Hierarchy Design
Kaomi iā Build Hierarchy"
Hoʻohui i nā kumu ma lalo o ka hoʻolālā kumu
Hoʻoponopono i nā hewa ma HDL
Holo synthesis
- E hoʻoponopono i nā kuhi hewa i hōʻike ʻia e nā mea hana
Kaohi
Kaomi pālua i ka Manage Constraints"
E hoʻokomo i nā palena manawa
E hana i nā mea i loaʻa mai"
Nā palena i loaʻa:
- Lawe i ka hana PLL (hoʻonui / hoʻololi i ka pae)
- ʻO ka hoʻololi ʻana i ka uaki "b ehind".
Kaomi ma ka "Derive Constraints"
- Hoʻopili i nā SDC hou aʻe file
Kāohi i nā keʻa kāʻei kua
Hāʻawi i nā pine
- Luna hoomalu
- Hoʻopaʻa ma o ka papaʻaina
- Hoʻopaʻa ʻia ma o ka pūʻolo
Hoʻokō Hoʻolālā
- Hoʻolālā wahi a me ke ala
- E nānā i ka manawa a hana i ka pani manawa
(set_false_path ma ka pūnaewele uaki
- Hana bitstream
Pau
E hauʻoli i ka lōʻihi o kāu hoʻolālā FPGA hou
2022 Microchip Technology Inc. a me kāna mau lālā
Palapala / Punawai
 |
MICROCHIP Xilinx Spartan 6 Example Hoohuli [pdf] Ke alakaʻi hoʻohana Xilinx Spartan 6 Example Hoohuli, Xilinx, Spartan 6 Example Hoohuli, Example Hoohuli |
