MICROCHIP Xilinx Spartan 6 Example Tionndadh
Prìomh sholaraiche de fhuasglaidhean smachd freumhaichte glic, ceangailte agus tèarainte
Cruthaich Pròiseact Suite Dealbhaidh Libero® SoC
Cuir sgriobt tionndaidh ann an eòlaire pròiseict ISE®
python conv_xise_1v0.py -t .xise
Fosgail Libero SoC Design Suite agus ruith TCL-script cruthaichte
Tha am pròiseact air a chruthachadh ach a dhìth:
- IP: BlockRAM, my_cloc
- Bun-stèidh ailtireachd: bufg
Leantainn
Ailtireachd targaid le taic airson tionndadh
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion® 2
- M2GL: IGLOO®2
- AGL: IGLOO
- A3P: ProASIC®3
Feumaidh innealan IGLOO agus ProASIC3 dreach Libero SoC 11.9 no nas tràithe
Ailtireachd eile le taic san dreach as ùire de Libero SoC
Cuir PLLs agus DCM an àite
- Tagh catalog IP ann an Libero ® SoC Design Suite
- Cruthaich Circuit Suidheachadh Cloc (CCC) airson na triceadan riatanach
- Tagh Adhartach"tab airson ath-shuidheachadh
Cuir an àite Buffers Cloc fa leth
Gu tric bidh dealbhadh a’ toirt a-steach bufairean gleoc sa bhad (BUFG)
- Leabharlannan sònraichte luchd-reic
- Unisim => smartfusion, smartfusion2, polarfire
Atharrachadh air gluasadan
- BUFG => CLKINT
Sgrìobhainnean: Leabhar-iùil Macro Leabharlann
- SmartFusion®, IGLOO® agus ProASIC®3
- SmartFusion2 agus IGLOO2
- PolarFire ®
Cuir an àite Block RAM
- Cruthaich LSRAM ùr bho chatalog IP
- Dèan rèiteachadh air LSRAM
Cruthaich Shim
- Gabh mapa puirt a tha ann mu thràth de Block RAM
- Cruthaich HDL ùr file
- Luchdaich a-nuas am port port shim
Cuir LSRAM gu Shim
- Luchdaich a-nuas an aithris air an seòladh IP file
- Ceangail puirt shim le eisimpleir
Luchdaich a-nuas an òrdugh dealbhadh
Cliog Togail rangachd"
Amalachadh stòran fo dhealbhadh freumhan
Mearachdan ceart ann an HDL
A 'ruith synthesis
- Tepos ceart air aithris le innealan
Cuingeachaidhean
Dèan briogadh dùbailte Stiùirich cuingealachaidhean"
Cuir a-steach cuingealachaidhean ùine
Cruthaich cuingeadan de thoradh"
Cuingeachaidhean air an toirt a-mach:
- Gabh gnìomh PLL (iomadaich / gluasad ìre)
- Cuingeachaidhean “air cùl” atharrachadh gleoc
Cliog air “Derive Constraints”
- A’ lìonadh SDC a bharrachd file
Cuir bacadh air slighean fearainn cloc
Sònraich prìnichean
- Manaidsear cuingealachaidhean
- Tasgadh pin tron bhòrd
- Sònrachadh pin tro phacaid
Dealbhadh a chur an gnìomh
- Dealbhadh àite agus slighe
- Thoir sùil air an ùine agus dèan dùnadh ùine
(set_false_path air àrainn cloc
- Cruthaich bitstream
Dèanta
Faigh tlachd bho fhad-beatha an dealbhadh FPGA ùr agad
2022 Microchip Technology Inc. agus na fo-chompanaidhean aige
Sgrìobhainnean/Goireasan
 |
MICROCHIP Xilinx Spartan 6 Example Tionndadh [pdfStiùireadh Cleachdaiche Xilinx Spartan 6 Example Tionndadh, Xilinx, Spartan 6 Example Tionndadh, Example Tionndadh |
