MICROCHIP Xilinx Spartan 6 Example Конверсия
Ақылды, қосылған және қауіпсіз енгізілген басқару шешімдерінің жетекші провайдері
Libero® SoC Design Suite жобасын жасаңыз
ISE® жоба каталогына түрлендіру сценарийін орналастырыңыз
python conv_xise_1v0.py -t .xise
Libero SoC Design Suite ашыңыз және жасалған TCL сценарийін іске қосыңыз
Жоба жасалды, бірақ жоқ:
- IP: BlockRAM, менің_сағаттарым
- Архитектуралық базалық блоктар: бұлфг
Жалғасы
Түрлендіру үшін қолдау көрсетілетін мақсатты архитектуралар
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLOO
- A3P: ProASIC®3
IGLOO және ProASIC3 құрылғылары Libero SoC 11.9 немесе одан бұрынғы нұсқасын қажет етеді
Libero SoC соңғы нұсқасында қолдау көрсетілетін басқа архитектуралар
PLL және DCM ауыстырыңыз
- Libero ® SoC Design Suite ішінен IP каталогын таңдаңыз
- Қажетті жиіліктер үшін Clock Conditioning Circuit (CCC) жасаңыз
- Қалпына келтіру үшін «Қосымша» қойындысын таңдаңыз
Жеке сағат буферлерін ауыстырыңыз
Дизайндарда жиі жасалған сағат буферлері (BUFG) болады.
- Жеткізушіге арналған арнайы кітапханалар
- Unisim => smartfusion, smartfusion2, polarfire
Инстанцияларды өзгерту
- BUFG => CLKINT
Құжаттама: Макро кітапхана нұсқаулығы
- SmartFusion®, IGLOO® және ProASIC®3
- SmartFusion2 және IGLOO2
- PolarFire ®
Блок оперативті жадын ауыстырыңыз
- IP каталогынан жаңа LSRAM жасаңыз
- LSRAM конфигурациялау
Shim жасау
- Блок ЖЖҚ бар порт картасын алыңыз
- Жаңа HDL жасаңыз file
- Шим порт картасын бейімдеу
LSRAM-ды Shim ішіне орнатыңыз
- IP-ден субъект декларациясын алыңыз file
- Шим порттарын данамен қосыңыз
Дизайн иерархиясын жаңарту
«Иерархияны құру» түймесін басыңыз.
Түбірлік дизайн бойынша көздерді біріктіру
HDL қателерін түзетіңіз
Синтезді орындау
- Құралдар хабарлаған ықтимал қателерді түзетіңіз
Шектеулер
Шектеулерді басқару» екі рет басыңыз
Уақыт шектеулерін енгізіңіз
Туынды шектеулерді жасау»
Туынды шектеулер:
- PLL функционалдығын алыңыз (көбейту/фазалық жылжу)
- «b ehind» сағатты өзгертуге шектеулер
«Шектеулерді шығару» түймесін басыңыз.
- Қосымша SDC толтырады file
Сағат доменінің қиылысуын шектеңіз
Түтіктерді тағайындау
- Шектеу менеджері
- Тапсырманы кесте арқылы бекіту
- Пакет арқылы тағайындауды бекітіңіз
Дизайнды жүзеге асыру
- Орын мен маршруттың дизайны
- Уақытты тексеріңіз және уақытты жабуды орындаңыз
(сағат доменіндегі_жалған_жолды орнату
- Битті ағын жасау
Дайын
Жаңа FPGA дизайнының ұзақ қызмет ету мерзімінен рахат алыңыз
2022 Microchip Technology Inc. және оның еншілес компаниялары
Құжаттар / Ресурстар
 |
MICROCHIP Xilinx Spartan 6 Example Конверсия [pdf] Пайдаланушы нұсқаулығы Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 Example Конверсия, мысалыample Конверсия |
