MICROCHIP ザイリンクス Spartan 6 Exampル変換
スマート、コネクテッド、セキュアな組み込み制御ソリューションの大手プロバイダー
Libero® SoC Design Suite プロジェクトの作成
変換スクリプトを ISE® プロジェクト ディレクトリに配置
python conv_xise_1v0.py -t .xise
Libero SoC Design Suite を開き、作成した TCL スクリプトを実行します。
プロジェクトは作成されましたが、見つかりません:
- 電話番号: ブロック RAM、my_clocks
- 建築用ベースブロック: バグ
続き
変換でサポートされているターゲット アーキテクチャ
- MPFS: PolarFire®SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: イグルー®2
- AGL: イグルー
- A3P: プロASIC®3
IGLOO および ProASIC3 デバイスには、Libero SoC バージョン 11.9 以前が必要です
Libero SoC の最新バージョンでサポートされているその他のアーキテクチャ
PLL と DCM を交換する
- Libero ® SoC Design Suite で IP カタログを選択
- 必要な周波数のクロック調整回路 (CCC) を作成する
- リセットするには、[詳細設定] タブを選択します
個々のクロック バッファーを置き換える
多くの場合、デザインにはインスタンス化されたクロック バッファー (BUFG) が含まれます。
- ベンダー固有のライブラリ
- Unisim => smartfusion、smartfusion2、polarfire
インスタンス化の変更
- BUFG => CLKINT
ドキュメンテーション: マクロ ライブラリ ガイド
- SmartFusion®、IGLOO®、ProASIC®3
- SmartFusion2 と IGLOO2
- PolarFire®
ブロック RAM の置換
- IP カタログから新しい LSRAM を作成
- LSRAM の構成
シムを作成
- ブロック RAM の既存のポート マップを使用
- 新しい HDL を作成する file
- シムのポートマップを適応
LSRAM を Shim にインスタンス化する
- IP からエンティティ宣言を取得 file
- シムポートをインスタンスに接続
デザイン階層の更新
「階層を構築」をクリックします。
ルート設計下のソースの統合
HDL のエラーを修正する
合成を実行
- ツールによって報告された潜在的なタイプミスを修正する
制約
[制約の管理] をダブルクリックします。
タイミング制約を入力
派生制約を作成する」
派生制約:
- PLL 機能を利用する (乗算/位相シフト)
- クロック変更の「背後にある」制約
「派生制約」をクリックします
- 追加の SDC を実装します file
クロック ドメインの交差を制限する
ピンの割り当て
- 制約マネージャー
- テーブルによるピン割り当て
- パッケージによるピン割り当て
設計の実装
- 場所とルートの設計
- タイミングをチェックし、タイミング クロージャーを行う
(クロック ドメインの set_false_path
- ビットストリームの作成
終わり
新しい FPGA デザインの寿命を延ばす
2022 Microchip Technology Inc.およびその子会社
ドキュメント / リソース
 |
MICROCHIP ザイリンクス Spartan 6 Exampル変換 [pdf] ユーザーガイド ザイリンクス Spartan 6 Exampル コンバージョン、ザイリンクス、Spartan 6 Exampル変換、例ampル変換 |
