ALTERA Arria 10 Hybrid Mémori kubus controller Desain Example

The Hybrid Mémori kubus controller Desain Example Guide pamaké nyadiakeun informasi ngeunaan rarancang jeung pamakéan HMC Controller hardware design example. Pituduh ieu diropéa pikeun Quartus Prime Design Suite 16.0 sareng terakhir diropéa dina 2 Mei 2016.
Desain ExampLe Quick Start Guide nyadiakeun pitunjuk léngkah-léngkah pikeun nyusun, simulasi, ngahasilkeun, sareng nguji desain HMC Controller example. Tingal Gambar 1-1 pikeun leuwihview tina léngkah-léngkah pangwangunan.

Desain Example Katerangan

Desain hardware HMC Controller example ngawengku rupa-rupa komponén kayaning Board Arria 10 Alat, HMC Controller IP Core, Jam & Reset TX PLLs, Jalur Data Request Generator na Response Monitor, TX / TX FIFO MAC, RX MAC, Test Avalon-MM Control na LEDs, Controller Status Interface , Avalon-MM I 2C Master, Mesin State Initialization, TX Lane Swapper, Transceiver x16, RX Lane Swapper, Arria 10 Transceiver Reconfiguration Interface, sarta HMC Alat. Mantanampdesain le merlukeun setélan husus pikeun beroperasi leres dina Arria 10 GX FPGA Development Kit kalayan kartu putri HMC.

Inpormasi Tambahan

Bagian Émbaran Tambahan nyadiakeun rinci ngeunaan struktur diréktori pikeun ex design dihasilkeunample, sajarah révisi pituduh pamaké, konvénsi tipografi dipaké dina pituduh, sarta kumaha carana ngahubungan Intel pikeun rojongan.

Parentah Pamakéan Produk

Turutan parentah di handap pikeun ngagunakeun HMC Controller hardware design example:

1. Nyusun rarancang example ngagunakeun simulator a
2. Ngalaksanakeun simulasi fungsional
3. Ngahasilkeun desain example
4. Nyusun rarancang example maké Quartus Prime
5. Nguji desain hardware

Catet yén konfigurasi hardware na test files pikeun desain example aya di / example_design / tara, bari simulasi files aya di / example_design / sim.

Pikeun ngabantosan anjeun ngartos kumaha ngagunakeun inti Hybrid Memory Cube Controller IP, inti na gaduh testbench simulasi sareng desain hardware ex.ample nu ngarojong kompilasi sarta nguji hardware. Nalika anjeun ngahasilkeun desain example, editor parameter otomatis nyiptakeun files perlu simulate, compile, sarta nguji desain dina hardware. Anjeun tiasa ngaunduh desain anu disusun ka Intel® Arria® 10 GX FPGA Development Kit.

Émbaran patali
Hybrid Mémori kubus Controller IP Core Guide pamaké

Desain Example Struktur Diréktori

Konfigurasi hardware sareng uji files (desain hardware example) ayana diample_ design_install_dir>/example_design / tara. simulasi files (testbench pikeun simulasi wungkul) lokasina diample_design_install_dir>/example_design / sim.

Desain Example Komponén

Desain hardware HMC Controller example ngawengku komponén handap:

• HMC Controller IP inti sareng jam rujukan CDR disetel ka 125 MHz sareng nganggo pemetaan RX standar sareng setélan pemetaan TX.
  Catetan: Desain example merlukeun setelan ieu beroperasi leres dina Arria 10 GX FPGA Development Kit kalayan kartu putri HMC.
• Logika klien nu koordinat nu programming tina inti IP, sarta pakét generasi sarta mariksa.
• JTAG controller nu komunikasi sareng Altera System Console. Anjeun komunikasi sareng logika klien ngaliwatan System Console.

Daptar konci files nu ngalaksanakeun exampjeung testbench.

/src/hmcc_example.sv	Desain hardware tingkat luhur example file.
/sim/hmcc_tb.sv	Tingkat luhur file pikeun simulasi.
Skrip Testbench Catetan: Paké Jieun disadiakeunfile pikeun ngahasilkeun skrip ieu.
/sim/run_vsim.do	Aksara ModelSim pikeun ngajalankeun testbench.
/sim/run_vcs.sh	Aksara Synopsys VCS pikeun ngajalankeun testbench.
/sim/run_ncsim.sh	Aksara Cadence NCSim pikeun ngajalankeun testbench.

Ngahasilkeun Desain Example

Gambar 1-5: Example Desain Tab dina Hybrid Mémori kubus controller Parameter Editor

Turutan léngkah ieu pikeun ngahasilkeun Arria 10 desain hardware example jeung testbench:

1. Dina Katalog IP (Alat> Katalog IP), pilih kulawarga alat target Arria 10.
2. Dina Katalog IP, panggihan tur pilih Hybrid Memory Cube Controller. Jandéla Variasi IP Anyar nembongan.
3. Sebutkeun nami tingkat luhur pikeun variasi IP khusus anjeun. Editor parameter nyimpen setelan variasi IP dina a file ngaranna .qsys.
4. Anjeun kedah milih alat Arria 10 khusus dina médan Alat, atanapi tetep alat standar anu dipilih ku parangkat lunak Quartus Prime.
5. Pencét OK. Éditor parameter IP nembongan.
6. Dina tab IP, tangtukeun parameter pikeun variasi inti IP anjeun.
7. Dina Examptab Desain, milih setélan di handap pikeun desain example:
   1. Pikeun Pilih Desain, pilih pilihan HMCC Putri Board.
   2. Pikeun Example Desain Files, pilih pilihan simulasi keur ngahasilkeun testbench, tur pilih pilihan Sintésis keur ngahasilkeun ex design hardwareample.
   3. Pikeun Format HDL dihasilkeun, ngan Verilog sadia.
   4. Pikeun Target Development Kit pilih Arria 10 GX FPGA Development Kit (Produksi Silicon).
      Catetan: Lamun anjeun milih kit ieu, desain hardware example nimpa pilihan alat Anjeun saméméhna jeung alat dina dewan target. Nalika anjeun ngahasilkeun desain example, software Intel Quartus Prime nyiptakeun Intel
      Proyék Quartus Prime, setting, sareng tugas pin pikeun dewan anu anjeun pilih. Upami anjeun henteu hoyong parangkat lunak nargétkeun papan khusus, pilih Euweuh.
8. Klik Generate Examptombol Desain le

Ngartos Testbench

Altera nyadiakeun ex designample jeung HMC Controller IP inti. Desain example sadia pikeun simulasi inti IP anjeun sarta pikeun kompilasi. Desain example di simulasi fungsi salaku HMC Controller IP testbench core.
Lamun anjeun klik Generate Example Desain dina HMC Controller parameter redaktur, software Quartus Prime ngahasilkeun testbench démo. Editor parameter nyarankeun Anjeun pikeun lokasi nu dipikahoyong tina testbench.
Pikeun simulate testbench nu, anjeun kudu nyadiakeun sorangan model fungsi beus HMC Anjeun (BFM). Altera nguji desain example testbench kalawan Micron Hybrid Mémori kubus BFM. testbench teu kaasup modul master I2C, sabab Micron HMC BFM teu ngarojong tur teu merlukeun konfigurasi ku modul I2C.
Dina simulasi, testbench ngadalikeun hiji TX PLL jeung jalur data interfaces pikeun ngalakukeun runtuyan lampah handap:

1. Ngonpigurasikeun HMC BFM kalayan laju data inti HMC Controller IP sareng lebar saluran, dina Modeu Loop Open Response.
2. Ngadegkeun hubungan antara BFM sareng inti IP.
3. Ngarahkeun unggal opat port inti IP pikeun nulis opat pakét data ka BFM.
4. Ngarahkeun inti IP pikeun maca deui data ti BFM.
5. Pariksa yén data anu dibaca cocog sareng data anu ditulis.
6. Lamun data cocog, mintonkeun TEST_PASSED.

Simulating Desain Exampjeung Testbench
Gambar 1-6: Prosedur

Turutan léngkah ieu pikeun simulasi testbench:

1. Dina garis paréntah, robih kanaample> / diréktori sim.
2. Ketik nyieun skrip.
3. Ketik salah sahiji paréntah di handap ieu, gumantung kana simulator anjeun:
4. Ka view hasil simulasi:
   1. Lamun anjeun ngajalankeun testbench dina salah sahiji tilu simulators nu dirojong, naskah ngajalankeun runtuyan testbench jeung log aktivitas simulator dina.ampdiréktori>/example_ design/sim/ .log. nyaeta "vsim", "ncsim", atawa "vcs".
   2. Lamun anjeun ngajalankeun testbench di salah sahiji tilu simulators dirojong, naskah ngahasilkeun gelombang file. Anjeun tiasa ngajalankeun paréntah make _gui pikeun muka gelombang dina bentuk gelombang simulator-spésifik vieweh.
      Ka view bentuk gelombang file dina simulator anjeun, ketik salah sahiji paréntah di handap ieu:

      Lisensi simulator Mentor Grafika ModelSim	Jalur Paréntah nyieun vsim_gui	Gelombang File <design exampdiréktori>/example_design/sim/ mentor/hmcc_wf.wlf
      Synopsys Papanggihan Visual Lingkungan	nyieun vcs_gui	<design exampdiréktori>/example_design/sim/ hmcc_wf.vpd
      Cadence SimVision Waveform	nyieun ncsim_gui	<design exampdiréktori>/example_design/sim/ cadence/hmcc_wf.shm
5. Nganalisis hasilna. Testbench anu suksés ngirim sareng nampi sapuluh pakét per port, sareng ningalikeun Test_PASSED "

Nyetél Papan

Nyetél dewan pikeun ngajalankeun ex design hardwareample.
Catetan: Pastikeun yén kakuatan dipareuman samemeh Anjeun ngarobah setelan mana wae.

1. Setel saklar DIP dina kartu putri saperti kieu:
2. Atur switch DIP SW1 pikeun nunjukkeun ID kubus 0:
   

   Pindah	Fungsi	Setélan
   1	CUB[0]	Buka
   2	CUB[1]	Buka
   3	CUB[2]	Buka
   4	—	Tong Paduli

Setel DIP switch SW2 pikeun nangtukeun setélan jam:

Pindah	Fungsi	Setélan
1	CLK1_FSEL0	Buka (125 MHz)
2	CLK1_FSEL1	Buka (125 MHz)
3	CLK1_SEL	Buka (Kristal)
4	—	Tong Paduli

• Sambungkeun kartu putri HMC ka Arria 10 FPGA Development Kit ngagunakeun J8 jeung J10 konektor kartu putri.
• Setel jumper dina Arria 10 GX FPGA Development Kit:
• Tambahkeun shunts kana jumper J8 pikeun milih 1.5 V salaku setelan VCCIO pikeun konektor FMC B.
• Tambahkeun shunts kana jumper J11 pikeun milih 1.8 V salaku setelan VCCIO pikeun konektor FMC A.

Nyusun jeung Nguji Desain Example di Hardware

Pikeun compile tur ngajalankeun test demonstrasi dina ex design hardwareample, tuturkeun léngkah ieu

1. Pastikeun desain hardware example generasi geus réngsé.
2. Dina parangkat lunak Quartus Prime, buka proyék Quartus Primeample_design_install_dir> /example_design/par/hmcc_example.qpf.
3. Dina Dashboard Kompilasi, klik Compile Design (Intel Quartus Prime Pro Edition) atanapi pilih Processing> Start Compilation (Intel Quartus Prime Standard Edition).
4. Saatos Anjeun ngahasilkeun .sof, tuturkeun lengkah ieu pikeun program ex design hardwareample dina alat Arria 10:
   1. Pilih Tools > Programmer.
   2. Dina Programmer, klik Setup Hardware.
   3. Pilih alat pamrograman.
   4. Pilih sareng tambahkeun Arria 10 GX FPGA Development Kit dimana sési Quartus Prime anjeun tiasa nyambungkeun.
   5. Pastikeun yén Mode disetel ka JTAG.
   6. Klik Deteksi Otomatis sareng pilih alat naon waé.
   7. Ganda-klik alat Arria 10.
   8. Buka .sof diample_design_install_dir>/example_design/par/output_ files,
      Catetan: software Quartus Prime ngarobah alat ka hiji di .sof.
   9. Dina baris kalawan .sof Anjeun, pariksa kotak dina Program / Konpigurasikeun kolom.
   10. Klik Mimitian.
   11. Saatos software ngonpigurasikeun alat jeung ex design hardwareample, nitenan LEDs dewan:
       1. LED beureum kedip-kedip nandakeun desain keur jalan.
       2. Dua LED héjo caket LED kedip-kedip beureum nandakeun yén tautan HMC diinisialisasi sareng tés lulus.
       3. Hiji LED beureum deukeut LED kedip-kedip beureum nandakeun yén tés gagal.
   12. Pilihan. Paké System Console testbench pikeun niténan kaluaran test tambahan.
       Catetan: Anggo System Console pikeun ngawas sinyal status dina desain example nalika dewan disambungkeun ka komputer Anjeun liwat JTAG panganteur. Konsol Sistem nunjukkeun status LED dewan pikeun ngawaskeun jarak jauh, status initialization pikeun tiap léngkah, sareng status generator pamundut sareng pamariksaan réspon unggal port. Sistem Konsol ogé nyayogikeun antarmuka pikeun ngamimitian atanapi ngamimitian deui tés.
       1. Pilih Tools > System Debugging Tools > System Console.
       2. Dina Konsol Sistem, pilih File > Laksanakeun Skrip.
       3. Buka na file <misample_design_install_dir>/example_design / tara / sysconsole_ testbench.tcl.
       4. Parangkat lunak ngamuat kaluaran tés grafis. Pilih Re-start pikeun ngajalankeun tés deui.

Nyusun jeung Nguji Desain Example di Hardware

Hybrid Mémori kubus Controller Desain

Desain Example Katerangan

Desain example nunjukkeun pungsionalitas Hybrid Memory Cube Controller IP inti. Anjeun tiasa ngahasilkeun desain ti Example Desain tab tina Hybrid Mémori kubus Controller panganteur pamaké grafis (GUI) dina editor parameter IP.

Fitur

• I2C master na I2C initialization mesin kaayaan keur kartu putri HMC jeung konfigurasi HMC
• ATX PLL na transceiver mesin kaayaan recalibration
• Ménta generator
• Ménta monitor
• panganteur Sistim Konsol

Hardware jeung Software Syarat
Altera ngagunakeun parangkat lunak sareng parangkat lunak di handap ieu pikeun nguji desain example:

• software Intel Quartus Prime
• Konsol Sistim
• ModelSim-AE, Modelsim-SE, NCsim (Verilog HDL wungkul), atanapi VCS simulator
• Arria 10 GX FPGA Development Kit
• Kartu putri HMC

Pedaran Fungsional

Altera nyadiakeun ex design kompilasi-siapample jeung HMC Controller IP inti. Desain ieu example nargétkeun Arria 10 GX FPGA Development Kit kalawan kartu putri HMC disambungkeun ngaliwatan konektor FMC.
Anjeun tiasa nganggo desain salaku example pikeun sambungan bener tina inti IP anjeun ka desain Anjeun, atawa salaku desain starter anjeun bisa ngaluyukeun pikeun sarat desain sorangan. Desain example ngawengku modul master I2C, modul recalibration PLL / CDR, hiji transceiver éksternal PLL IP inti, jeung logika pikeun ngahasilkeun sarta pariksa transaksi. Desain example nganggap hiji alat Micron HMC 15G-SR HMC, nu mangrupakeun fourlalat tinta, dina kartu putri. Desain example ngawengku hiji conto inti IP tur nyambung ka link tunggal dina alat HMC. angka 2-1: HMC Controller Desain ExampDiagram Blok

Saatos Anjeun ngonpigurasikeun Arria 10 FPGA kalawan ex designample, I2C controller ngonpigurasikeun generator jam on-board jeung alat HMC. Nalika calibration réngsé, desain example calibrates ATX PLL. Salila operasi, generator pamundut dibangkitkeun maca jeung nulis paréntah nu HMC Controller IP core lajeng prosés. Monitor pamundut nangkep réspon ti inti IP sareng pariksa leresna.

Sinyal panganteur
meja 2-1: HMC controller IP Core Desain Example Sinyal

Ngaran Sinyal clk_50	Arah Input	Lebar (Bit) 1	Katerangan 50 MHz input jam.
hssi_refclk	Input	1	jam rujukan CDR pikeun HMC na HMCC IP inti.

Ngaran Sinyal hmc_lxrx	Arah Input	Lebar (Bit) Jumlah Saluran (16 atanapi 8)	Katerangan FPGA transceiver narima pin.
hmc_lxtx	Kaluaran	Jumlah Saluran (16 atanapi 8)	FPGA transceiver ngirimkeun pin.
hmc_ctrl_lxrxps	Input	1	FPGA transceiver kakuatan ngahemat kontrol.
hmc_ctrl_lxtxps	Kaluaran	1	HMC transceiver kakuatan ngahemat kontrol.
hmc_ctrl_ferr_n	Input	1	HMC FERR_N kaluaran.
hmc_ctrl_p_rst_n	Kaluaran	1	HMC P_RST_N input.
hmc_ctrl_scl	Dua arah	1	jam konfigurasi HMC I2C.
hmc_ctrl_sda	Dua arah	1	data konfigurasi HMC I2C.
fmc0_scl	Kaluaran	1	Teu kapake. Didorong low ngajaga FPGA I / O pin ti 3.3 V pullup dina kartu putri.
fmc0_sda	Kaluaran	1	Teu kapake. Didorong low ngajaga FPGA I / O pin ti 3.3 V pullup dina kartu putri.
pencét_tombol	Input	1	Input tombol push dipaké pikeun reset.
ketak_jantung_n	Kaluaran	1	Output LED keteg jajantung.
link_init_complete_n	Kaluaran	1	Link initialization kaluaran LED lengkep.
tés_lulus_n	Kaluaran	1	Test lulus kaluaran LED.
test_gagal_n	Kaluaran	1	Tés kaluaran LED gagal.

Desain Example ngadaptar Peta
meja 2-2: HMC controller IP Core Desain Example ngadaptar Peta

Nulis kana registers ieu ngareset rarancang.

bit 1:0	Ngaran widang Port Count	Tipe RO	Nilai dina Reset rupa-rupa	Katerangan Jumlah palabuhan pikeun conto inti IP.
7:2	Ditangtayungan	RO	0x00

meja 2-4: BOARD_LEDs ngadaptar
register Ieu ngagambarkeun status LEDs dewan urang

bit 0	Ngaran widang Tés Gagal	Tipe RO	Nilai dina Reset 0x00	Katerangan Tés gagal.
1	Tes Lulus	RO	0x00	Tes lulus.
2	HMCC Link Initialization Lengkep	RO	0x00	HMC link initialization lengkep jeung siap pikeun lalulintas.
3	Ketug jajantung	RO	0x00	Toggles nalika desain jalan.
7:4	Ditangtayungan	RO	0x00

Méja 2-5: TEST_INITIALIZATION_STATUS ngadaptar

bit 0	Ngaran widang I2C Jam Generator Siapkeun	Tipe RO	Nilai dina Reset 0x00	Katerangan Generator jam on-board dikonpigurasi.
1	ATX PLL na Transceiver Recalibration Lengkep	RO	0x00	ATX PLL sareng transceiver dikalibrasi deui kana jam input.
2	I2C HMC Konfigurasi Lengkep	RO	0x00	Konfigurasi alat HMC leuwih I2C lengkep.
3	HMC Link Initialization Lengkep	RO	0x00	HMC link initialization lengkep jeung siap pikeun lalulintas.
7:4	Ditangtayungan	RO	0x00

meja 2-6: PORT_STATUS ngadaptar

bit 0	Ngaran widang Port 0 Requests OKÉ	Tipe RO	Nilai dina Reset 0x00	Katerangan Port 0 pamundut generasi lengkep.
1	Port 0 Tanggapan OKÉ	RO	0x00	Pamariksaan réspon Port 0 lulus.
2	Port 1 Requests OKÉ	RO	0x00	Port 1 pamundut generasi lengkep.
3	Port 1 Tanggapan OKÉ	RO	0x00	Pamariksaan réspon Port 1 lulus.

bit 4	Ngaran widang Port 2 Requests OKÉ	Tipe RO	Nilai dina Reset 0x00	Katerangan Port 2 pamundut generasi lengkep.
5	Port 2 Tanggapan OKÉ	RO	0x00	Pamariksaan réspon Port 2 lulus.
6	Port 3 Requests OKÉ	RO	0x00	Port 3 pamundut generasi lengkep.
7	Port 4 Tanggapan OKÉ	RO	0x00	Pamariksaan réspon Port 3 lulus.

Inpormasi Tambahan

HMC Controller Desain Example Pamaké Guide Révisi Sajarah
Méja A-1: ​​Sajarah Révisi Dokumén
Summarizes fitur anyar jeung parobahan dina ex designample pituduh pamaké pikeun HMC Controller IP inti.

titimangsa	Vérsi ACDS	Parobahan
2016.05.02	16.0	Pelepasan awal.

Kumaha ngahubungan Intel
Méja A-2: Kumaha ngahubungan Intel
Pikeun milarian inpormasi anu paling énggal ngeunaan produk Intel, tingali tabel ieu. Anjeun oge bisa ngahubungan kantor jualan Intel lokal Anjeun atawa wawakil jualan.

Kontak	Metode Kontak	Alamat
Bantosan Téknis	Websitus	www.altera.com/support
palatihan teknis	Websitus	www.altera.com/training
	Surélék	FPGATraining@intel.com
literatur produk	Websitus	www.altera.com/literature
rojongan nontechnical: umum	Surélék	nacomp@altera.com

Kontak   rojongan nontechnical: lisénsi software

Metode Kontak   Surélék

Alamat   authorization@altera.com

Émbaran patali

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• authorization@altera.com

Konvénsi tipografi

Méja A-3: Konvénsi tipografi
Daptar konvénsi tipografi anu dianggo ku dokumén ieu

Ikon Eupan Balik ngidinan Anjeun pikeun ngirimkeun eupan balik ka Altera ngeunaan dokumén. Métode pikeun ngumpulkeun eupan balik rupa-rupa luyu pikeun unggal dokumén

Intel Corporation. Sadaya hak disimpen. Intel, logo Intel, Altera, Arria, Siklon, Enpirion, MAX, Nios, Quartus jeung Stratix kecap jeung logos mangrupakeun mérek dagang Intel Corporation atawa anak perusahaan na di AS jeung / atawa nagara séjén. Intel ngajamin kinerja produk FPGA sareng semikonduktorna kana spésifikasi ayeuna saluyu sareng garansi standar Intel, tapi ngagaduhan hak pikeun ngarobih naon waé produk sareng jasa iraha waé tanpa aya bewara. Intel henteu nanggung tanggung jawab atanapi tanggung jawab anu timbul tina aplikasi atanapi pamakean inpormasi, produk, atanapi jasa anu dijelaskeun di dieu iwal ti dinyatakeun sapuk sacara tinulis ku Intel. Konsumén Intel disarankan pikeun ménta versi panganyarna tina spésifikasi alat sateuacan ngandelkeun inpormasi anu diterbitkeun sareng sateuacan nempatkeun pesenan produk atanapi jasa.
Ngaran sareng merek sanésna tiasa diklaim salaku hak milik batur
101 Inovasi Girang, San Jose, CA 95134

Panungtungan diropéa pikeun Quartus Prime Design Suite: 16.0
UG-20027
2016.05.02
101 Drive Inovasi
San Jose, CA 95134
www.altera.com

Dokumén / Sumberdaya

ALTERA Arria 10 Hybrid Mémori kubus controller Desain Example [pdf] Pituduh pamaké Arria 10 Hybrid Mémori kubus controller Desain Example, Arria 10, Hybrid Mémori kubus controller Desain Example, Controller Desain Example, Desain Example

Rujukan

• Manual pamaké