ALTERA Arria 10 гибридті жад текшесі контроллерінің дизайны Example

Гибридті жад текшесі контроллерінің дизайны Example Пайдаланушы нұсқаулығы HMC Controller аппараттық құралының дизайны мен қолданылуы туралы ақпаратты береді, мысалыampле. Нұсқаулық Quartus Prime Design Suite 16.0 үшін жаңартылған және соңғы рет 2 жылдың 2016 мамырында жаңартылған.
Дизайн ExampЖылдам бастау нұсқаулығы HMC Controller дизайнын құрастыруға, модельдеуге, генерациялауға және сынауға арналған қадамдық нұсқауларды қамтамасыз етеді.ampле. Артық ақпарат алу үшін 1-1-суретті қараңызview даму қадамдары туралы.

Дизайн Example Сипаттама

HMC Controller аппараттық дизайны, мысалыample құрамында Board Arria 10 құрылғысы, HMC Controller IP Core, Clocks & Reset TX PLLs, Data Path Request Generator және Response Monitor, TX/TX FIFO MAC, RX MAC, Test Avalon-MM басқару және жарық диодтары, контроллер күйінің интерфейсі сияқты әртүрлі компоненттер бар. , Avalon-MM I 2C Master, инициализация күйінің машинасы, TX жолақтарын ауыстырғыш, трансивер x16, RX жолағын ауыстыру, Arria 10 трансиверді қайта конфигурациялау интерфейсі және HMC құрылғысы. бұрынғыampHMC еншілес картасы бар Arria 10 GX FPGA әзірлеу жинағында дұрыс жұмыс істеу үшін дизайн арнайы параметрлерді қажет етеді.

Қосымша ақпарат

Қосымша ақпарат бөлімі жасалған дизайн үшін каталог құрылымы туралы мәліметтерді береді, мысалыample, пайдаланушы нұсқаулығын қайта қарау тарихы, нұсқаулықта пайдаланылатын типографиялық конвенциялар және қолдау алу үшін Intel компаниясына қалай хабарласу керек.

Өнімді пайдалану нұсқаулары

HMC Controller аппараттық дизайнын пайдалану үшін төмендегі нұсқауларды орындаңыз, мысалыampле:

1. Дизайнды құрастырыңыз, мысалыampсимуляторды пайдалана отырып
2. Функционалды модельдеуді орындау
3. Дизайнды жасаңыз, мысалыample
4. Дизайнды құрастырыңыз, мысалыampQuartus Prime көмегімен
5. Аппараттық құралдың дизайнын тексеріңіз

Аппараттық құралды конфигурациялау және тексеру екенін ескеріңіз files дизайн үшін бұрынғыample /ex ішінде орналасқанample_design/par, модельдеу кезінде files /ex ішінде орналасқанample_design/sim.

Гибридті жад текшесі контроллерінің IP-ядросын қалай пайдалану керектігін түсінуге көмектесу үшін ядрода имитацияланатын сынақ үстелі және бұрынғы аппараттық дизайн бар.ampкомпиляция мен аппараттық тестілеуді қолдайтын le. Дизайнды жасаған кезде бұрынғыample, параметр өңдегіші автоматты түрде жасайды fileдизайнды модельдеу, құрастыру және аппараттық құралда сынау үшін қажет. Құрастырылған дизайнды Intel® Arria® 10 GX FPGA әзірлеу жинағына жүктеп алуға болады.

Қатысты ақпарат
Гибридті жад текшесі контроллерінің IP негізгі пайдаланушы нұсқаулығы

Дизайн ExampКаталог құрылымы

Аппараттық құралдың конфигурациясы және сынағы files (аппараттық дизайн, мысалыampле) орналасқанample_ design_install_dir>/example_design/par. Модельдеу files (тек модельдеу үшін сынақ үстелі) орналасқанample_design_install_dir>/example_design/sim.

Дизайн Example Құрамдас бөліктер

HMC Controller аппараттық дизайны, мысалыample келесі компоненттерді қамтиды:

• CDR анықтамалық сағаты 125 МГц-ке орнатылған және әдепкі RX салыстыру және TX салыстыру параметрлері бар HMC Controller IP ядросы.
  Ескерту: Дизайн бұрынғыampHMC еншілес картасы бар Arria 10 GX FPGA әзірлеу жинағында дұрыс жұмыс істеу үшін осы параметрлерді талап етеді.
• IP өзегін бағдарламалауды үйлестіретін клиент логикасы, пакеттерді генерациялау және тексеру.
• JTAG Altera жүйелік консолімен байланысатын контроллер. Жүйе консолі арқылы клиент логикасымен байланысасыз.

Кілтті тізімдейді fileбұрынғыны жүзеге асыратын сample testbench.

/src/hmcc_example.sv	Жоғары деңгейдегі аппараттық дизайн, мысалыample file.
/sim/hmcc_tb.sv	Жоғарғы деңгей file симуляция үшін.
Testbench сценарийлері Ескерту: Берілген Make пайдаланыңызfile осы сценарийлерді жасау үшін.
/sim/run_vsim.do	Testbench іске қосу үшін ModelSim сценарийі.
/sim/run_vcs.sh	Testbench іске қосу үшін Synopsys VCS сценарийі.
/sim/run_ncsim.sh	Testbench іске қосу үшін Cadence NCSim сценарийі.

Дизайнды жасау Example

1-5-сурет: МысampГибридті жад текшесі контроллерінің параметр өңдегішіндегі Дизайн қойындысы

Arria 10 аппараттық дизайнын жасау үшін осы қадамдарды орындаңызample және testbench:

1. IP каталогында (Құралдар > IP каталогы) Arria 10 мақсатты құрылғылар тобын таңдаңыз.
2. IP каталогында гибридті жад текше контроллерін тауып, таңдаңыз. Жаңа IP нұсқасы терезесі пайда болады.
3. Теңшелетін IP нұсқасы үшін жоғарғы деңгейлі атауды көрсетіңіз. Параметр өңдегіші IP вариациясының параметрлерін а ішінде сақтайды file аталды .qsys.
4. Құрылғы өрісінде арнайы Arria 10 құрылғысын таңдау керек немесе Quartus Prime бағдарламалық құралы таңдаған әдепкі құрылғыны сақтау керек.
5. OK түймесін басыңыз. IP параметрінің өңдегіші пайда болады.
6. IP қойындысында IP негізгі вариациясының параметрлерін көрсетіңіз.
7. БұрынғыampДизайн қойындысында дизайн үшін келесі параметрлерді таңдаңыз, мысалыampле:
   1. Select Design үшін HMCC Daughter Board опциясын таңдаңыз.
   2. Мысалы үшінample Дизайн Files, сынақ үстелін жасау үшін «Симуляция» опциясын таңдаңыз және аппараттық құрал дизайнын жасау үшін Синтез опциясын таңдаңыз.ampле.
   3. Жасалған HDL пішімі үшін тек Verilog қолжетімді.
   4. Мақсатты әзірлеу жинағы үшін Arria 10 GX FPGA әзірлеу жинағын (өндірістік кремний) таңдаңыз.
      Ескерту: Бұл жинақты таңдағанда, аппараттық құралдың дизайны бұрынғыample алдыңғы құрылғы таңдауыңызды мақсатты тақтадағы құрылғымен қайта жазады. Дизайнды жасаған кезде бұрынғыample, Intel Quartus Prime бағдарламалық құралы Intel жасайды
      Quartus Prime жобасы, параметрі және сіз таңдаған тақтаға бекіту тапсырмалары. Бағдарламалық құралдың белгілі бір тақтаға бағытталғанын қаламасаңыз, Ешбір опциясын таңдаңыз.
8. Жасау түймесін басыңызampДизайн түймесі

Testbench туралы түсінік

Altera бұрынғы дизайнды ұсынадыample HMC Controller IP ядросымен. Дизайн бұрынғыample IP өзегін модельдеу үшін де, компиляция үшін де қол жетімді. Дизайн бұрынғыample HMC Controller IP негізгі сынақ үстелі ретінде модельдеу функцияларын орындайды.
Егер Ex Generate түймесін бассаңызample Design HMC Controller параметрінің редакторында, Quartus Prime бағдарламалық құралы демонстрациялық сынақ үстелін жасайды. Параметрлер өңдегіші сынақ үстелінің қалаған орнын сұрайды.
Сынақ үстелін имитациялау үшін өзіңіздің HMC автобусының функционалдық үлгісін (BFM) қамтамасыз етуіңіз керек. Altera дизайнды сынақтан өткізедіampMicron Hybrid Memory Cube BFM бар le testbench. Testbench I2C негізгі модулін қамтымайды, себебі Micron HMC BFM қолдамайды және I2C модулі арқылы конфигурациялауды қажет етпейді.
Модельдеу кезінде сынақ үстелі келесі әрекеттер тізбегін орындау үшін TX PLL және деректер жолы интерфейстерін басқарады:

1. HMC BFM құрылғысын HMC Controller IP негізгі деректер жылдамдығымен және арна енімен жауап беру ашық цикл режимінде конфигурациялайды.
2. BFM және IP ядросы арасындағы байланысты орнатады.
3. IP ядросының төрт портының әрқайсысын BFM-ге төрт деректер пакетін жазуға бағыттайды.
4. IP өзегін BFM деректерін оқуға бағыттайды.
5. Оқу деректерінің жазу деректеріне сәйкестігін тексереді.
6. Деректер сәйкес келсе, TEST_PASSED көрсетеді.

Дизайнды имитациялау Example Testbench
Сурет 1-6: Процедура

Сынақ үстелін имитациялау үшін мына қадамдарды орындаңыз:

1. Пәрмен жолында келесіге өзгертіңізample>/sim каталогы.
2. Сценарий жасау деп теріңіз.
3. Тренажеріңізге байланысты келесі пәрмендердің бірін теріңіз:
4. Кімге view модельдеу нәтижелері:
   1. Қолдау көрсетілетін үш тренажердің кез келгенінде сынақ үстелін іске қосқан кезде, сценарий сынақ үстелінің ретін орындайды және симулятор әрекетін журналға тіркейді.ample каталог>/мысample_ design/sim/ .log. «vsim», «ncsim» немесе «vcs» болып табылады.
   2. Қолдау көрсетілетін үш тренажердің кез келгенінде сынақ үстелін іске қосқанда, сценарий толқын пішінін жасайды file. make пәрменін орындауға болады _gui толқын пішінін симуляторға тән толқын пішініне жүктеу үшін viewе.
      Кімге view толқын пішіні file симуляторда келесі пәрмендердің бірін теріңіз:

      Симулятор лицензиясы Ментор графикалық моделі	Пәрмен жолы vsim_gui жасаңыз	Толқын пішіні File <design example каталог>/мысample_design/sim/ mentor/hmcc_wf.wlf
      Synopsys Discovery визуалды ортасы	vcs_gui жасаңыз	<design example каталог>/мысample_design/sim/ hmcc_wf.vpd
      Cadence SimVision толқын пішіні	ncsim_gui жасаңыз	<design example каталог>/мысample_design/sim/ cadence/hmcc_wf.shm
5. Нәтижелерді талдаңыз. Сәтті сынақ үстелі әр портқа он пакетті жібереді және қабылдайды және Test_PASSED көрсетеді.

Тақтаны орнату

Аппараттық дизайнды іске қосу үшін тақтаны орнатыңызampле.
Ескерту: Кез келген параметрлерді өзгертпес бұрын қуат өшірілгеніне көз жеткізіңіз.

1. Қосымша картадағы DIP қосқыштарын келесідей орнатыңыз:
2. DIP қосқышын SW1 текше идентификаторын 0 көрсету үшін орнатыңыз:
   

   Ауыстыру	Функция	Параметр
   1	CUB[0]	Ашық
   2	CUB[1]	Ашық
   3	CUB[2]	Ашық
   4	—	Маңызды емес

Сағат параметрлерін көрсету үшін DIP қосқышын SW2 орнатыңыз:

Ауыстыру	Функция	Параметр
1	CLK1_FSEL0	Ашық (125 МГц)
2	CLK1_FSEL1	Ашық (125 МГц)
3	CLK1_SEL	Ашық (Хрусталь)
4	—	Маңызды емес

• HMC еншілес картасын қосымша картаның J10 және J8 қосқыштары арқылы Arria 10 FPGA әзірлеу жинағына қосыңыз.
• Arria 10 GX FPGA әзірлеу жинағына секіргіштерді орнатыңыз:
• FMC коннекторы B үшін VCCIO параметрі ретінде 8 В таңдау үшін J1.5 секіргішіне шунттар қосыңыз.
• FMC коннекторы A үшін VCCIO параметрі ретінде 11 В таңдау үшін J1.8 секіргішіне шунттар қосыңыз.

Дизайнды құрастыру және сынау ExampАппараттық құралда

Аппараттық дизайн бойынша демонстрациялық сынақты құрастыру және іске қосу үшін, мысалыample, мына қадамдарды орындаңыз

1. Аппараттық дизайнды қамтамасыз етіңіз, мысалыample ұрпақ аяқталды.
2. Quartus Prime бағдарламалық құралында Quartus Prime жобасын ашыңызample_design_install_dir> /example_design/par/hmcc_example.qpf.
3. Құрастыру бақылау тақтасында Дизайнды құрастыру (Intel Quartus Prime Pro шығарылымы) түймесін басыңыз немесе Өңдеу > Компиляцияны бастау (Intel Quartus Prime Standard Edition) таңдаңыз.
4. .sof жасағаннан кейін аппараттық жасақтаманы бағдарламалау үшін мына қадамдарды орындаңызampArria 10 құрылғысында:
   1. Құралдар > Бағдарламашы тармағын таңдаңыз.
   2. Бағдарламалаушыда Аппараттық құралды орнату түймесін басыңыз.
   3. Бағдарламалау құрылғысын таңдаңыз.
   4. Quartus Prime сеансы қосыла алатын Arria 10 GX FPGA әзірлеу жинағын таңдаңыз және қосыңыз.
   5. Mode J күйіне орнатылғанына көз жеткізіңізTAG.
   6. Автоматты түрде анықтау түймесін басып, кез келген құрылғыны таңдаңыз.
   7. Arria 10 құрылғысын екі рет басыңыз.
   8. .sof in ашыңызample_design_install_dir>/example_design/par/output_ files,
      Ескерту: Quartus Prime бағдарламалық құралы құрылғыны .sof ішіндегіге өзгертеді.
   9. .sof бар жолда Бағдарлама/конфигурация бағанындағы құсбелгіні қойыңыз.
   10. Бастау түймесін басыңыз.
   11. Бағдарламалық құрал құрылғыны аппараттық дизайнмен конфигурациялаған соң, мысалыample, тақтаның жарық диодтарын қадағалаңыз:
       1. Жыпылықтап тұрған қызыл жарық диоды дизайн жұмыс істеп тұрғанын білдіреді.
       2. Қызыл жыпылықтайтын жарық диоды жанындағы екі жасыл жарық диоды HMC сілтемесінің іске қосылғанын және сынақтан өткенін білдіреді.
       3. Қызыл жыпылықтайтын жарық диоды жанындағы бір қызыл жарық диоды сынақтың сәтсіз аяқталғанын білдіреді.
   12. Қосымша. Қосымша сынақ нәтижесін бақылау үшін System Console сынақ үстелін пайдаланыңыз.
       Ескерту: Дизайндағы күй сигналдарын бақылау үшін Жүйе консолін пайдаланыңыз, мысалыample тақта компьютерге J арқылы қосылған кездеTAG интерфейс. Жүйе консолі қашықтан бақылау үшін тақтаның жарық диодты күйін, әрбір қадам үшін баптандыру күйін және әрбір порттың сұрау генераторының және жауап тексерушісінің күйін көрсетеді. Жүйе консолі сынақты бастау немесе қайта бастау үшін интерфейсті де қамтамасыз етеді.
       1. Құралдар > Жүйені жөндеу құралдары > Жүйе консолі тармағын таңдаңыз.
       2. Жүйе консолінде таңдаңыз File > Сценарийді орындау.
       3. ашыңыз file <example_design_install_dir>/example_design/par/sysconsole_ testbench.tcl.
       4. Бағдарлама графикалық сынақ шығысын жүктейді. Сынақты қайта іске қосу үшін Қайта бастау пәрменін таңдаңыз.

Дизайнды құрастыру және сынау ExampАппараттық құралда

Гибридті жад текшесі контроллерінің дизайны

Дизайн Example Сипаттама

Дизайн бұрынғыample гибридті жад текшесі контроллерінің IP ядросының функционалдығын көрсетеді. Сіз дизайнды Example IP параметр өңдегішіндегі Hybrid Memory Cube Controller графикалық пайдаланушы интерфейсінің (GUI) Дизайн қойындысы.

Ерекше өзгешеліктері

• HMC еншілес картасы және HMC конфигурациясы үшін I2C шебері және I2C баптандыру күй машинасы
• ATX PLL және трансиверді қайта калибрлеу күйінің машинасы
• Сұраныс генераторы
• Мониторды сұрау
• Жүйе консолінің интерфейсі

Аппараттық және бағдарламалық қамтамасыз ету талаптары
Altera дизайнын тексеру үшін келесі аппараттық және бағдарламалық құралды пайдаланадыampле:

• Intel Quartus Prime бағдарламалық құралы
• Жүйе консолі
• ModelSim-AE, Modelsim-SE, NCsim (тек Verilog HDL) немесе VCS симуляторы
• Arria 10 GX FPGA әзірлеу жинағы
• HMC еншілес картасы

Функционалдық сипаттамасы

Altera компиляцияға дайын дизайнды ұсынадыample HMC Controller IP ядросымен. Бұл дизайн бұрынғыample FMC қосқыштары арқылы жалғанған HMC еншілес картасы бар Arria 10 GX FPGA әзірлеу жинағына бағытталған.
Сіз дизайнды бұрынғы ретінде пайдалана аласызampIP өзегін дизайнға дұрыс қосу үшін немесе бастапқы дизайн ретінде сіз өзіңіздің дизайн талаптарыңызға сәйкес реттей аласыз. Дизайн бұрынғыample құрамында I2C негізгі модулі, PLL/CDR қайта калибрлеу модулі, бір сыртқы қабылдағыш PLL IP өзегі және транзакцияларды жасау және тексеру логикасы бар. Дизайн бұрынғыample Micron HMC 15G-SR HMC құрылғысын болжайды, ол FO болып табыладыurlқосымша картадағы сия құрылғысы. Дизайн бұрынғыample IP ядросының бір данасын қамтиды және HMC құрылғысындағы бір сілтемеге қосылады. Сурет 2-1: HMC контроллерінің дизайны ExampБлок диаграммасы

Arria 10 FPGA құрылғысын конфигурациялаудан кейін бұрынғы дизайнменample, I2C контроллері борттық сағат генераторларын және HMC құрылғысын конфигурациялайды. Калибрлеу аяқталғаннан кейін дизайн бұрынғыample ATX PLL калибрлейді. Жұмыс барысында сұрау генераторы HMC Controller IP ядросы өңдейтін оқу және жазу пәрмендерін жасайды. Сұраныс мониторы IP өзегінен жауаптарды түсіріп, олардың дұрыстығын тексереді.

Интерфейс сигналдары
Кесте 2-1: HMC контроллері IP негізгі дизайны Example Сигналдар

Сигнал атауы clk_50	Бағыт Енгізу	Ені (бит) 1	Сипаттама 50 МГц кіріс сағаты.
hssi_refclk	Енгізу	1	HMC және HMCC IP ядросы үшін CDR анықтамалық сағаты.

Сигнал атауы hmc_lxrx	Бағыт Енгізу	Ені (бит) Арналар саны (16 немесе 8)	Сипаттама FPGA трансиверінің қабылдау түйреуіштері.
hmc_lxtx	Шығару	Арналар саны (16 немесе 8)	FPGA трансиверінің жіберу түйреуіштері.
hmc_ctrl_lxrxps	Енгізу	1	FPGA қабылдағыш қуатын үнемдеуді басқару.
hmc_ctrl_lxtxps	Шығару	1	HMC трансиверінің қуатты үнемдеу басқаруы.
hmc_ctrl_ferr_n	Енгізу	1	HMC FERR_N шығысы.
hmc_ctrl_p_rst_n	Шығару	1	HMC P_RST_N кірісі.
hmc_ctrl_scl	Екі бағытты	1	HMC I2C конфигурация сағаты.
hmc_ctrl_sda	Екі бағытты	1	HMC I2C конфигурация деректері.
fmc0_scl	Шығару	1	Пайдаланылмаған. FPGA енгізу/шығару түйреуіштерін қосымша картадағы 3.3 В тартылуынан қорғау үшін төмен бағытталады.
fmc0_sda	Шығару	1	Пайдаланылмаған. FPGA енгізу/шығару түйреуіштерін қосымша картадағы 3.3 В тартылуынан қорғау үшін төмен бағытталады.
батырмаға басу	Енгізу	1	Қалпына келтіру үшін пайдаланылатын батырманың кірісі.
жүректің_соғуы_n	Шығару	1	Жүрек соғуының жарық диодты шығысы.
сілтеме_init_complete_n	Шығару	1	Сілтемені инициализациялау аяқталды LED шығысы.
сынақтан_өткен_n	Шығару	1	Сынақтан өткен жарықдиодты шығыс.
сынақ_өтпеген_n	Шығару	1	Сынақ сәтсіз жарық диоды шығысы.

Дизайн ExampТіркеу картасы
Кесте 2-2: HMC контроллері IP негізгі дизайны ExampТіркеу картасы

Бұл регистрлерге жазу дизайнды қалпына келтіреді.

Биттар 1:0	Өріс атауы Порт саны	Түр RO	Қалпына келтірудегі мән Әртүрлі	Сипаттама IP негізгі данасына арналған порттар саны.
7:2	Резервтелген	RO	0x00

Кесте 2-4: BOARD_LED тізілімі
Бұл регистр тақтаның жарық диодтарының күйін көрсетеді

Биттар 0	Өріс атауы Сынақ орындалмады	Түр RO	Қалпына келтірудегі мән 0x00	Сипаттама Сынақ орындалмады.
1	Сынақтан өтті	RO	0x00	Сынақтан өтті.
2	HMCC сілтемесін инициализациялау аяқталды	RO	0x00	HMC сілтемесін инициализациялау аяқталды және трафикке дайын.
3	Жүрек соғуы	RO	0x00	Дизайн жұмыс істеп тұрған кезде ауысады.
7:4	Резервтелген	RO	0x00

2-5 кесте: TEST_INITIALIZATION_STATUS Тіркеу

Биттар 0	Өріс атауы I2C сағат генераторының жинағы	Түр RO	Қалпына келтірудегі мән 0x00	Сипаттама Борттық сағат генераторлары конфигурацияланды.
1	ATX PLL және трансиверді қайта калибрлеу аяқталды	RO	0x00	ATX PLL және трансиверлер кіріс сағатына қайта калибрленген.
2	I2C HMC Конфигурация аяқталды	RO	0x00	I2C арқылы HMC құрылғысының конфигурациясы аяқталды.
3	HMC Link инициализациясы аяқталды	RO	0x00	HMC сілтемесін инициализациялау аяқталды және трафикке дайын.
7:4	Резервтелген	RO	0x00

Кесте 2-6: PORT_STATUS тіркелімі

Биттар 0	Өріс атауы Порт 0 сұраулары OK	Түр RO	Қалпына келтірудегі мән 0x00	Сипаттама Порт 0 сұрауын жасау аяқталды.
1	Порт 0 жауаптары OK	RO	0x00	Порт 0 жауап тексеруінен өтті.
2	Порт 1 сұраулары OK	RO	0x00	Порт 1 сұрауын жасау аяқталды.
3	Порт 1 жауаптары OK	RO	0x00	Порт 1 жауап тексеруінен өтті.

Биттар 4	Өріс атауы Порт 2 сұраулары OK	Түр RO	Қалпына келтірудегі мән 0x00	Сипаттама Порт 2 сұрауын жасау аяқталды.
5	Порт 2 жауаптары OK	RO	0x00	Порт 2 жауап тексеруінен өтті.
6	Порт 3 сұраулары OK	RO	0x00	Порт 3 сұрауын жасау аяқталды.
7	Порт 4 жауаптары OK	RO	0x00	Порт 3 жауап тексеруінен өтті.

Қосымша ақпарат

HMC контроллерінің дизайны Example User Guide Revision History
Кесте A-1: ​​Құжатты қайта қарау тарихы
Дизайндағы жаңа мүмкіндіктер мен өзгерістерді қорытындылайды exampHMC Controller IP ядросына арналған пайдаланушы нұсқаулығы.

Күн	ACDS нұсқасы	Өзгерістер
2016.05.02	16.0	Бастапқы шығарылым.

Intel компаниясына қалай хабарласуға болады
Кесте A-2: Intel компаниясына қалай хабарласуға болады
Intel өнімдері туралы ең соңғы ақпаратты табу үшін осы кестені қараңыз. Сондай-ақ жергілікті Intel сату кеңсесіне немесе сату өкіліне хабарласуға болады.

Байланыс	Байланыс әдісі	Мекенжай
Техникалық көмек	Webсайт	www.altera.com/support
Техникалық оқыту	Webсайт	www.altera.com/training
	Электрондық пошта	FPGATraining@intel.com
Өнім әдебиеті	Webсайт	www.altera.com/literature
Техникалық емес қолдау: жалпы	Электрондық пошта	nacomp@altera.com

Байланыс   Техникалық емес қолдау: бағдарламалық қамтамасыз етуді лицензиялау

Байланыс әдісі   Электрондық пошта

Мекенжай   authorization@altera.com

Қатысты ақпарат

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• authorization@altera.com

Типографиялық конвенциялар

Кесте A-3: Типографиялық конвенциялар
Осы құжат пайдаланатын типографиялық конвенцияларды тізімдейді

Кері байланыс белгішесі Altera компаниясына құжат туралы пікір жіберуге мүмкіндік береді. Кері байланыс жинау әдістері әр құжатқа сәйкес өзгереді

Intel корпорациясы. Барлық құқықтар сақталған. Intel, Intel логотипі, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus және Stratix сөздері мен логотиптері Intel корпорациясының немесе оның АҚШ және/немесе басқа елдердегі еншілес компанияларының сауда белгілері болып табылады. Intel өзінің FPGA және жартылай өткізгіш өнімдерінің Intel стандартты кепілдігіне сәйкес ағымдағы техникалық сипаттамаларға сәйкес орындалуына кепілдік береді, бірақ кез келген өнімдер мен қызметтерге кез келген уақытта ескертусіз өзгертулер енгізу құқығын өзіне қалдырады. Intel жазбаша түрде тікелей келіскен жағдайларды қоспағанда, Intel компаниясы осы құжатта сипатталған кез келген ақпаратты, өнімді немесе қызметті қолданудан немесе пайдаланудан туындайтын жауапкершілікті немесе жауапкершілікті өз мойнына алмайды. Intel тұтынушыларына кез келген жарияланған ақпаратқа сенбес бұрын және өнімдерге немесе қызметтерге тапсырыс бермес бұрын құрылғы сипаттамаларының соңғы нұсқасын алу ұсынылады.
Басқа атаулар мен брендтер басқалардың меншігі ретінде талап етілуі мүмкін
101 Innovation Drive, Сан-Хосе, CA 95134

Quartus Prime Design Suite үшін соңғы жаңартылған: 16.0
УГ-20027
2016.05.02
101 инновациялық қозғалыс
Сан-Хосе, CA 95134
www.altera.com

Құжаттар / Ресурстар

ALTERA Arria 10 гибридті жад текшесі контроллерінің дизайны Example [pdf] Пайдаланушы нұсқаулығы Arria 10 гибридті жад текшесі контроллерінің дизайны Example, Arria 10, гибридті жад текшесі контроллерінің дизайны Example, Controller Design Example, Design Example

Анықтамалар

• Пайдаланушы нұсқаулығы