ALTERA Arria 10 हाइब्रिड मेमोरी क्यूब कन्ट्रोलर डिजाइन पूर्वample

हाइब्रिड मेमोरी क्यूब कन्ट्रोलर डिजाइन पूर्वample प्रयोगकर्ता गाइडले HMC कन्ट्रोलर हार्डवेयर डिजाइन पूर्वको डिजाइन र प्रयोगको बारेमा जानकारी प्रदान गर्दछample। गाइड Quartus प्राइम डिजाइन सुइट 16.0 को लागि अद्यावधिक गरिएको छ र अन्तिम पटक मे 2, 2016 मा अद्यावधिक गरिएको थियो।
डिजाइन पूर्वample क्विक स्टार्ट गाइडले HMC कन्ट्रोलर डिजाइन पूर्वको कम्पाइलिङ, सिमुलेटिङ, जेनेरेटिङ र परीक्षणको लागि चरण-दर-चरण निर्देशनहरू प्रदान गर्दछ।ample। एक ओभरको लागि चित्र १-१ हेर्नुहोस्view विकास चरणहरु को।

डिजाइन पूर्वampले विवरण

HMC नियन्त्रक हार्डवेयर डिजाइन पूर्वample मा विभिन्न कम्पोनेन्टहरू समावेश छन् जस्तै बोर्ड Arria 10 उपकरण, HMC नियन्त्रक IP कोर, घडी र रिसेट TX PLLs, डाटा पथ अनुरोध जेनेरेटर र प्रतिक्रिया मनिटर, TX/TX FIFO MAC, RX MAC, टेस्ट Avalon-MM नियन्त्रण र LEDs, कन्ट्रोलर स्थिति इन्टरफेस। , Avalon-MM I 2C मास्टर, इनिशियलाइजेसन स्टेट मेसिन, TX लेन स्वेपर, ट्रान्सीभर x16, RX लेन स्वेपर, Arria 10 ट्रान्सीभर पुन: कन्फिगरेसन इन्टरफेस, र HMC उपकरण। पूर्वampले डिजाइनलाई HMC छोरी कार्डको साथ Arria 10 GX FPGA विकास किटमा ठीकसँग सञ्चालन गर्न विशेष सेटिङहरू आवश्यक पर्दछ।

अतिरिक्त जानकारी

अतिरिक्त जानकारी खण्डले उत्पन्न डिजाइन पूर्व को लागि निर्देशिका संरचना मा विवरण प्रदान गर्दछample, प्रयोगकर्ता गाइडको संशोधन इतिहास, गाइडमा प्रयोग गरिएका टाइपोग्राफिक कन्भेन्सनहरू, र समर्थनको लागि Intel लाई कसरी सम्पर्क गर्ने।

उत्पादन उपयोग निर्देशन

HMC कन्ट्रोलर हार्डवेयर डिजाइन पूर्व प्रयोग गर्न तलका निर्देशनहरू पालना गर्नुहोस्ampLe:

1. पूर्व डिजाइन कम्पाइल गर्नुहोस्ampएक सिम्युलेटर प्रयोग गरेर
2. कार्यात्मक सिमुलेशन प्रदर्शन गर्नुहोस्
3. डिजाइन पूर्व उत्पन्न गर्नुहोस्ample
4. पूर्व डिजाइन कम्पाइल गर्नुहोस्ampले क्वार्टस प्राइम प्रयोग गर्दै
5. हार्डवेयर डिजाइन परीक्षण गर्नुहोस्

ध्यान दिनुहोस् कि हार्डवेयर कन्फिगरेसन र परीक्षण fileडिजाइनको लागि s पूर्वample /ex मा अवस्थित छample_design/par, जबकि सिमुलेशन files मा अवस्थित छन् /example_design/sim।

हाइब्रिड मेमोरी क्यूब कन्ट्रोलर आईपी कोर कसरी प्रयोग गर्ने भनेर बुझ्न मद्दत गर्नको लागि, कोरले सिमुलेटेबल टेस्टबेन्च र हार्डवेयर डिजाइन पूर्व सुविधा दिन्छ।ample जसले संकलन र हार्डवेयर परीक्षणलाई समर्थन गर्दछ। जब तपाइँ डिजाइन उत्पन्न गर्नुहुन्छ पूर्वampले, प्यारामिटर सम्पादकले स्वचालित रूपमा सिर्जना गर्दछ fileहार्डवेयरमा डिजाइनको अनुकरण, कम्पाइल र परीक्षण गर्न आवश्यक छ। तपाइँ कम्पाइल गरिएको डिजाइन Intel® Arria® 10 GX FPGA विकास किटमा डाउनलोड गर्न सक्नुहुन्छ।

सम्बन्धित जानकारी
हाइब्रिड मेमोरी क्यूब कन्ट्रोलर आईपी कोर प्रयोगकर्ता गाइड

डिजाइन पूर्वampले निर्देशिका संरचना

हार्डवेयर कन्फिगरेसन र परीक्षण files (हार्डवेयर डिजाइन पूर्वample) मा अवस्थित छन्ample_ design_install_dir>/example_design/par। सिमुलेशन files (सिमुलेशनको लागि मात्र टेस्टबेन्च) मा अवस्थित छन्ample_design_install_dir>/example_design/sim।

डिजाइन पूर्वampकम्पोनेन्टहरू

HMC नियन्त्रक हार्डवेयर डिजाइन पूर्वampले निम्न अवयवहरू समावेश गर्दछ:

• HMC कन्ट्रोलर IP कोर CDR सन्दर्भ घडीसँग 125 MHz मा सेट गरिएको छ र पूर्वनिर्धारित RX म्यापिङ र TX म्यापिङ सेटिङहरू।
  नोट: डिजाइन पूर्वampHMC छोरी कार्डको साथ Arria 10 GX FPGA विकास किटमा ठीकसँग काम गर्न यी सेटिङहरू आवश्यक छ।
• ग्राहक तर्क जसले IP कोरको प्रोग्रामिङ, र प्याकेट उत्पादन र जाँचलाई समन्वय गर्दछ।
• JTAG Altera प्रणाली कन्सोलसँग सञ्चार गर्ने नियन्त्रक। तपाइँ प्रणाली कन्सोल मार्फत ग्राहक तर्क संग संचार।

कुञ्जी सूचीबद्ध गर्नुहोस् files जसले पूर्व कार्यान्वयन गर्दछampले टेस्टबेन्च।

/src/hmcc_example.sv	शीर्ष-स्तर हार्डवेयर डिजाइन पूर्वample file.
/sim/hmcc_tb.sv	शीर्ष-स्तर file सिमुलेशनको लागि।
Testbench लिपिहरू नोट: प्रदान गरिएको मेक प्रयोग गर्नुहोस्file यी लिपिहरू उत्पन्न गर्न।
/sim/run_vsim.do	Testbench चलाउनको लागि ModelSim लिपि।
/sim/run_vcs.sh	टेस्टबेन्च चलाउनको लागि Synopsys VCS लिपि।
/sim/run_ncsim.sh	टेस्टबेन्च चलाउनको लागि Cadence NCSim लिपि।

डिजाइन पूर्वample

चित्र ५-५: उदाहरणampहाइब्रिड मेमोरी क्यूब कन्ट्रोलर प्यारामिटर सम्पादकमा डिजाइन ट्याब

Arria 10 हार्डवेयर डिजाइन पूर्व उत्पन्न गर्न यी चरणहरू पालना गर्नुहोस्ample र testbench:

1. आईपी ​​क्याटलग (उपकरणहरू > आईपी क्याटलग) मा, Arria 10 लक्षित उपकरण परिवार चयन गर्नुहोस्।
2. आईपी ​​क्याटलगमा हाइब्रिड मेमोरी क्यूब कन्ट्रोलर पत्ता लगाउनुहोस् र चयन गर्नुहोस्। नयाँ आईपी भिन्नता विन्डो देखा पर्दछ।
3. तपाईंको अनुकूलन IP भिन्नताको लागि शीर्ष-स्तरको नाम निर्दिष्ट गर्नुहोस्। प्यारामिटर सम्पादकले IP भिन्नता सेटिङहरूलाई a मा बचत गर्छ file नाम दिइएको .qsys।
4. तपाईंले यन्त्र फिल्डमा एउटा विशिष्ट Arria 10 यन्त्र चयन गर्नुपर्छ वा क्वार्टस प्राइम सफ्टवेयरले चयन गरेको पूर्वनिर्धारित यन्त्र राख्नुहोस्।
5. ठीक क्लिक गर्नुहोस्। आईपी ​​प्यारामिटर सम्पादक देखिन्छ।
6. IP ट्याबमा, तपाईंको IP कोर भिन्नताका लागि प्यारामिटरहरू निर्दिष्ट गर्नुहोस्।
7. पूर्व माampले डिजाइन ट्याबमा, डिजाइन पूर्वको लागि निम्न सेटिङहरू छनौट गर्नुहोस्ampLe:
   1. चयन डिजाइनको लागि, HMCC छोरी बोर्ड विकल्प चयन गर्नुहोस्।
   2. पूर्वका लागिampले डिजाइन Files, testbench उत्पन्न गर्न सिमुलेशन विकल्प चयन गर्नुहोस्, र हार्डवेयर डिजाइन पूर्व उत्पन्न गर्न सिन्थेसिस विकल्प चयन गर्नुहोस्।ample।
   3. उत्पन्न HDL ढाँचाको लागि, केवल Verilog उपलब्ध छ।
   4. लक्ष्य विकास किटको लागि Arria 10 GX FPGA विकास किट (उत्पादन सिलिकन) चयन गर्नुहोस्।
      नोट: जब तपाइँ यो किट छनौट गर्नुहुन्छ, हार्डवेयर डिजाइन पूर्वample ले लक्ष्य बोर्डमा यन्त्रसँग तपाईंको अघिल्लो उपकरण चयन अधिलेखन गर्दछ। जब तपाइँ डिजाइन उत्पन्न गर्नुहुन्छ पूर्वampले, इंटेल क्वार्टस प्राइम सफ्टवेयरले इंटेल सिर्जना गर्दछ
      क्वार्टस प्राइम प्रोजेक्ट, सेटिङ, र तपाईंले चयन गर्नुभएको बोर्डको लागि पिन असाइनमेन्टहरू। यदि तपाइँ सफ्टवेयरले विशेष बोर्डलाई लक्षित गर्न चाहनुहुन्न भने, कुनै पनि चयन गर्नुहोस्।
8. क्लिक गर्नुहोस् Ex उत्पन्न गर्नुहोस्ampले डिजाइन बटन

Testbench बुझ्दै

Altera ले एक डिजाइन पूर्व प्रदान गर्दछampएचएमसी कन्ट्रोलर आईपी कोरसँग। डिजाइन पूर्वample तपाइँको आईपी कोर को सिमुलेशन र संकलन को लागी उपलब्ध छ। डिजाइन पूर्वampले HMC नियन्त्रक आईपी कोर टेस्टबेन्चको रूपमा सिमुलेशन प्रकार्यहरूमा।
यदि तपाइँ क्लिक गर्नुहोस् Ex उत्पन्न गर्नुहोस्ampले डिजाइन HMC कन्ट्रोलर प्यारामिटर सम्पादकमा, क्वार्टस प्राइम सफ्टवेयरले प्रदर्शन टेस्टबेन्च उत्पन्न गर्दछ। प्यारामिटर सम्पादकले तपाईंलाई testbench को इच्छित स्थानको लागि संकेत गर्दछ।
Testbench नक्कल गर्न, तपाईंले आफ्नो HMC बस कार्यात्मक मोडेल (BFM) प्रदान गर्नुपर्छ। Altera डिजाइन पूर्व परीक्षणampमाइक्रोन हाइब्रिड मेमोरी क्यूब BFM संग le testbench। टेस्टबेन्चले I2C मास्टर मोड्युल समावेश गर्दैन, किनभने माइक्रोन HMC BFM ले समर्थन गर्दैन र I2C मोड्युलद्वारा कन्फिगरेसन आवश्यक पर्दैन।
सिमुलेशनमा, testbench ले निम्न कार्यहरूको अनुक्रम प्रदर्शन गर्न TX PLL र डेटा पथ इन्टरफेसहरू नियन्त्रण गर्दछ:

1. HMC BFM लाई HMC कन्ट्रोलर IP कोर डेटा दर र च्यानल चौडाइसँग, प्रतिक्रिया ओपन लूप मोडमा कन्फिगर गर्दछ।
2. BFM र IP कोर बीचको लिङ्क स्थापना गर्दछ।
3. प्रत्येक IP कोरको चार पोर्टहरूलाई BFM मा डेटाको चार प्याकेटहरू लेख्न निर्देशन दिन्छ।
4. BFM बाट डेटा फिर्ता पढ्न IP कोरलाई निर्देशन दिन्छ।
5. पढ्ने डाटा लेख्ने डाटासँग मेल खान्छ भनी जाँच गर्दछ।
6. यदि डेटा मेल खान्छ भने, TEST_PASSED प्रदर्शन गर्दछ।

डिजाइनको अनुकरण गर्दै पूर्वampले टेस्टबेन्च
चित्र १-४: प्रक्रिया

Testbench अनुकरण गर्न यी चरणहरू पालना गर्नुहोस्:

1. आदेश रेखामा, मा परिवर्तन गर्नुहोस्ample>/sim निर्देशिका।
2. लिपिहरू बनाउनुहोस् टाइप गर्नुहोस्।
3. तपाईंको सिम्युलेटरमा निर्भर गर्दै निम्न आदेशहरू मध्ये एउटा टाइप गर्नुहोस्:
4. को view सिमुलेशन परिणाम:
   1. जब तपाइँ तीन समर्थित सिमुलेटरहरू मध्ये कुनै पनि टेस्टबेन्च चलाउनुहुन्छ, स्क्रिप्टले टेस्टबेन्च अनुक्रम कार्यान्वयन गर्दछ र सिम्युलेटर गतिविधि लग इन गर्दछ।ample निर्देशिका>/example_ design/sim/ लग। "vsim", "ncsim", वा "vcs" हो।
   2. जब तपाइँ तीन समर्थित सिमुलेटरहरू मध्ये कुनै पनि टेस्टबेन्च चलाउनुहुन्छ, स्क्रिप्टले तरंग उत्पन्न गर्दछ। file। तपाईले आदेश चलाउन सक्नुहुन्छ _gui सिमुलेटर-विशिष्ट तरंगरूपमा तरंगरूप लोड गर्न viewer
      को view तरंग रूप file तपाईंको सिम्युलेटरमा, निम्न आदेशहरू मध्ये एउटा टाइप गर्नुहोस्:

      सिम्युलेटर लाइसेन्स मेन्टर ग्राफिक्स मोडेलसिम	कमाण्ड लाइन vsim_gui बनाउनुहोस्	तरंगरूप File <design exampले डाइरेक्टरी>/पूर्वample_design/sim/ mentor/hmcc_wf.wlf
      Synopsys डिस्कवरी भिजुअल वातावरण	vcs_gui बनाउनुहोस्	<design exampले डाइरेक्टरी>/पूर्वample_design/sim/ hmcc_wf.vpd
      Cadence SimVision Waveform	ncsim_gui बनाउनुहोस्	<design exampले डाइरेक्टरी>/पूर्वample_design/sim/ cadence/hmcc_wf.shm
5. परिणामहरू विश्लेषण गर्नुहोस्। सफल टेस्टबेन्चले प्रति पोर्ट दस प्याकेटहरू पठाउँछ र प्राप्त गर्दछ, र Test_PASSED प्रदर्शन गर्दछ"

बोर्ड स्थापना गर्दै

हार्डवेयर डिजाइन पूर्व चलाउन बोर्ड सेट अप गर्नुहोस्ample।
नोट: तपाईंले कुनै पनि सेटिङहरू परिवर्तन गर्नु अघि पावर बन्द गरिएको छ भनी सुनिश्चित गर्नुहोस्।

1. बेटी कार्डमा DIP स्विचहरू निम्नानुसार सेट गर्नुहोस्:
2. घन ID 1 संकेत गर्न DIP स्विच SW0 सेट गर्नुहोस्:
   

   स्विच गर्नुहोस्	कार्य	सेटिङ
   1	शावक[0]	खोल्नुहोस्
   2	शावक[1]	खोल्नुहोस्
   3	शावक[2]	खोल्नुहोस्
   4	—	ख्याल नगर्नुहोस्

घडी सेटिङहरू निर्दिष्ट गर्न DIP स्विच SW2 सेट गर्नुहोस्:

स्विच गर्नुहोस्	कार्य	सेटिङ
1	CLK1_FSEL0	खोल्नुहोस् (१२५ मेगाहर्ट्ज)
2	CLK1_FSEL1	खोल्नुहोस् (१२५ मेगाहर्ट्ज)
3	CLK1_SEL	खुला (क्रिस्टल)
4	—	ख्याल नगर्नुहोस्

• बेटी कार्डको J10 र J8 कनेक्टरहरू प्रयोग गरेर HMC बेटी कार्डलाई Arria 10 FPGA विकास किटमा जडान गर्नुहोस्।
• Arria 10 GX FPGA विकास किटमा जम्परहरू सेट गर्नुहोस्:
• FMC कनेक्टर B को VCCIO सेटिङको रूपमा 8 V चयन गर्न J1.5 जम्परमा शन्टहरू थप्नुहोस्।
• FMC कनेक्टर A को लागि VCCIO सेटिङको रूपमा 11 V चयन गर्न J1.8 जम्परमा शन्टहरू थप्नुहोस्।

डिजाइन संकलित र परीक्षण पूर्वample हार्डवेयर मा

कम्पाइल गर्न र हार्डवेयर डिजाइन पूर्व मा एक प्रदर्शन परीक्षण चलाउनampल, यी चरणहरू पालना गर्नुहोस्

1. हार्डवेयर डिजाइन पूर्व सुनिश्चित गर्नुहोस्ampपुस्ता पूरा भयो।
2. क्वार्टस प्राइम सफ्टवेयरमा, क्वार्टस प्राइम प्रोजेक्ट खोल्नुहोस्ample_design_install_dir> /example_design/par/hmcc_example.qpf।
3. कम्पाइलेशन ड्यासबोर्डमा, कम्पाइल डिजाइन (इन्टेल क्वार्टस प्राइम प्रो संस्करण) मा क्लिक गर्नुहोस् वा प्रोसेसिङ > स्टार्ट कम्पाइलेशन (इन्टेल क्वार्टस प्राइम स्ट्यान्डर्ड संस्करण) छनौट गर्नुहोस्।
4. तपाईंले .sof उत्पन्न गरेपछि, हार्डवेयर डिजाइन पूर्व प्रोग्राम गर्न यी चरणहरू पालना गर्नुहोस्ampले Arria 10 उपकरणमा:
   1. उपकरण > प्रोग्रामर छान्नुहोस्।
   2. प्रोग्रामरमा, हार्डवेयर सेटअपमा क्लिक गर्नुहोस्।
   3. प्रोग्रामिङ उपकरण चयन गर्नुहोस्।
   4. चयन गर्नुहोस् र Arria 10 GX FPGA विकास किट थप्नुहोस् जसमा तपाईंको क्वार्टस प्राइम सत्र जडान हुन सक्छ।
   5. निश्चित गर्नुहोस् कि मोड J मा सेट गरिएको छTAG.
   6. स्वत: पत्ता लगाउनुहोस् क्लिक गर्नुहोस् र कुनै पनि उपकरण छान्नुहोस्।
   7. Arria 10 उपकरणमा डबल-क्लिक गर्नुहोस्।
   8. भित्र .sof खोल्नुहोस्ample_design_install_dir>/example_design/par/output_ files,
      नोट: क्वार्टस प्राइम सफ्टवेयरले यन्त्रलाई .sof मा परिवर्तन गर्छ।
   9. तपाईंको .sof सँग पङ्क्तिमा, कार्यक्रम/कन्फिगर स्तम्भमा बाकस जाँच गर्नुहोस्।
   10. सुरु क्लिक गर्नुहोस्।
   11. सफ्टवेयरले उपकरण कन्फिगर गरेपछि हार्डवेयर डिजाइन पूर्वample, बोर्ड LEDs अवलोकन गर्नुहोस्:
       1. झिम्किरहेको रातो एलईडीले डिजाइन चलिरहेको संकेत गर्छ।
       2. रातो झिम्काउने LED नजिक दुईवटा हरियो LEDs ले HMC लिङ्क प्रारम्भ भएको र परीक्षण पास भएको जनाउँछ।
       3. रातो झिम्काउने LED नजिकै एउटा रातो एलईडीले परीक्षण असफल भएको जनाउँछ।
   12. ऐच्छिक। अतिरिक्त परीक्षण आउटपुट अवलोकन गर्न प्रणाली कन्सोल testbench प्रयोग गर्नुहोस्।
       नोट: डिजाइन पूर्वमा स्थिति संकेतहरू निगरानी गर्न प्रणाली कन्सोल प्रयोग गर्नुहोस्ampजब बोर्ड तपाईको कम्प्युटरमा J मार्फत जडान हुन्छTAG इन्टरफेस। प्रणाली कन्सोलले रिमोट निगरानीको लागि बोर्डको LED स्थिति, प्रत्येक चरणको लागि प्रारम्भिक स्थिति, र प्रत्येक पोर्टको अनुरोध जनरेटर र प्रतिक्रिया परीक्षकको स्थिति देखाउँछ। प्रणाली कन्सोलले परीक्षण सुरु गर्न वा पुन: सुरु गर्न इन्टरफेस पनि प्रदान गर्दछ।
       1. उपकरणहरू> प्रणाली डिबगिङ उपकरणहरू> प्रणाली कन्सोल छनौट गर्नुहोस्।
       2. प्रणाली कन्सोलमा, छनौट गर्नुहोस् File > स्क्रिप्ट कार्यान्वयन गर्नुहोस्।
       3. खोल्नुहोस् file <example_design_install_dir>/example_design/par/sysconsole_ testbench.tcl।
       4. सफ्टवेयरले ग्राफिकल परीक्षण आउटपुट लोड गर्दछ। पुन: परीक्षण चलाउन पुन: सुरु गर्नुहोस् छनौट गर्नुहोस्।

डिजाइन संकलित र परीक्षण पूर्वample हार्डवेयर मा

हाइब्रिड मेमोरी क्यूब कन्ट्रोलर डिजाइन

डिजाइन पूर्वampले विवरण

डिजाइन पूर्वampले हाइब्रिड मेमोरी क्यूब कन्ट्रोलर आईपी कोरको कार्यक्षमता देखाउँछ। तपाइँ पूर्व बाट डिजाइन उत्पन्न गर्न सक्नुहुन्छampIP प्यारामिटर सम्पादकमा हाइब्रिड मेमोरी क्यूब कन्ट्रोलर ग्राफिकल प्रयोगकर्ता इन्टरफेस (GUI) को डिजाइन ट्याब।

सुविधाहरू

• HMC बेटी कार्ड र HMC कन्फिगरेसनको लागि I2C मास्टर र I2C प्रारम्भिक अवस्था मेसिन
• ATX PLL र ट्रान्सीभर पुन: क्यालिब्रेसन राज्य मेसिन
• जनरेटर अनुरोध गर्नुहोस्
• मनिटर अनुरोध गर्नुहोस्
• प्रणाली कन्सोल इन्टरफेस

हार्डवेयर र सफ्टवेयर आवश्यकताहरू
Altera ले डिजाइन पूर्व परीक्षण गर्न निम्न हार्डवेयर र सफ्टवेयर प्रयोग गर्दछampLe:

• इंटेल क्वार्टस प्राइम सफ्टवेयर
• प्रणाली कन्सोल
• ModelSim-AE, Modelsim-SE, NCsim (Verilog HDL मात्र), वा VCS सिम्युलेटर
• Arria 10 GX FPGA विकास किट
• HMC छोरी कार्ड

कार्यात्मक विवरण

Altera ले एक संकलन-तयार डिजाइन पूर्व प्रदान गर्दछampएचएमसी कन्ट्रोलर आईपी कोरसँग। यो डिजाइन पूर्वample ले Arria 10 GX FPGA डेभलपमेन्ट किटलाई FMC कनेक्टरहरू मार्फत जोडिएको HMC छोरी कार्डको साथ लक्षित गर्दछ।
तपाईं एक पूर्व रूपमा डिजाइन प्रयोग गर्न सक्नुहुन्छampतपाईंको डिजाइनमा तपाईंको आईपी कोरको सही जडानको लागि, वा स्टार्टर डिजाइनको रूपमा तपाईंले आफ्नै डिजाइन आवश्यकताहरूको लागि अनुकूलित गर्न सक्नुहुन्छ। डिजाइन पूर्वample ले एक I2C मास्टर मोड्युल, एक PLL/CDR पुन: क्यालिब्रेसन मोड्युल, एक बाह्य ट्रान्सीभर PLL IP कोर, र लेनदेनहरू उत्पन्न गर्न र जाँच गर्न तर्क समावेश गर्दछ। डिजाइन पूर्वampले एक माइक्रोन HMC 15G-SR HMC यन्त्र मान्छ, जुन एक fo होurlछोरी कार्डमा मसी यन्त्र। डिजाइन पूर्वample ले IP कोरको एउटा उदाहरण समावेश गर्दछ र HMC उपकरणमा एकल लिङ्कमा जडान गर्दछ। चित्र २-१: HMC नियन्त्रक डिजाइन पूर्वampले ब्लक रेखाचित्र

तपाईंले Arria 10 FPGA लाई डिजाइन पूर्वको साथ कन्फिगर गरेपछिampले, I2C नियन्त्रकले अन-बोर्ड घडी जनरेटरहरू र HMC उपकरण कन्फिगर गर्दछ। जब क्यालिब्रेसन पूरा हुन्छ, डिजाइन पूर्वampले ATX PLL क्यालिब्रेट गर्दछ। सञ्चालनको क्रममा, अनुरोध जनरेटरले पढ्न र लेख्ने आदेशहरू उत्पन्न गर्दछ जुन HMC नियन्त्रक IP कोरले त्यसपछि प्रक्रिया गर्दछ। अनुरोध मनिटरले IP कोरबाट प्रतिक्रियाहरू क्याप्चर गर्दछ र तिनीहरूलाई शुद्धताको लागि जाँच गर्दछ।

इन्टरफेस संकेतहरू
तालिका 2-1: HMC नियन्त्रक IP कोर डिजाइन पूर्वampसंकेतहरू

संकेत नाम clk_50	दिशा इनपुट	चौडाइ (बिट्स) 1	विवरण 50 मेगाहर्ट्ज इनपुट घडी।
hssi_refclk	इनपुट	1	HMC र HMCC IP कोरको लागि CDR सन्दर्भ घडी।

संकेत नाम hmc_lxrx	दिशा इनपुट	चौडाइ (बिट्स) च्यानल गणना (16 वा २)	विवरण FPGA ट्रान्सीभर पिनहरू प्राप्त गर्दछ।
hmc_lxtx	आउटपुट	च्यानल गणना (16 वा २)	FPGA ट्रान्सीभर ट्रान्समिट पिन।
hmc_ctrl_lxrxps	इनपुट	1	FPGA ट्रान्सीवर पावर बचत नियन्त्रण।
hmc_ctrl_lxtxps	आउटपुट	1	HMC ट्रान्सीवर पावर बचत नियन्त्रण।
hmc_ctrl_ferr_n	इनपुट	1	HMC FERR_N आउटपुट।
hmc_ctrl_p_rst_n	आउटपुट	1	HMC P_RST_N इनपुट।
hmc_ctrl_scl	द्वि-दिशात्मक	1	HMC I2C कन्फिगरेसन घडी।
hmc_ctrl_sda	द्वि-दिशात्मक	1	HMC I2C कन्फिगरेसन डाटा।
fmc0_scl	आउटपुट	1	प्रयोग नगरिएको। FPGA I/O पिनहरूलाई बेटी कार्डमा 3.3 V पुलअपबाट जोगाउनको लागि कम ड्राइभ गरियो।
fmc0_sda	आउटपुट	1	प्रयोग नगरिएको। FPGA I/O पिनहरूलाई बेटी कार्डमा 3.3 V पुलअपबाट जोगाउनको लागि कम ड्राइभ गरियो।
पुश_बटन	इनपुट	1	रिसेटको लागि पुश बटन इनपुट प्रयोग गरियो।
heart_beat_n	आउटपुट	1	हार्टबिट एलईडी आउटपुट।
link_init_complete_n	आउटपुट	1	लिङ्क प्रारम्भ पूरा एलईडी आउटपुट।
test_passed_n	आउटपुट	1	परीक्षण पास एलईडी आउटपुट।
test_failed_n	आउटपुट	1	परीक्षण असफल एलईडी आउटपुट।

डिजाइन पूर्वample दर्ता नक्शा
तालिका 2-2: HMC नियन्त्रक IP कोर डिजाइन पूर्वample दर्ता नक्शा

यी दर्ताहरूमा लेख्दा डिजाइन रिसेट हुन्छ।

बिट्स ००:०५	क्षेत्रको नाम पोर्ट गणना	टाइप गर्नुहोस् RO	रिसेटमा मान फरक हुन्छ	विवरण IP कोर उदाहरणका लागि पोर्टहरूको संख्या।
००:०५	आरक्षित	RO	८x४०

तालिका २-४: BOARD_LEDs दर्ता
यो दर्ताले बोर्डको LEDs को स्थिति प्रतिबिम्बित गर्दछ

बिट्स 0	क्षेत्रको नाम परीक्षण असफल भयो	टाइप गर्नुहोस् RO	रिसेटमा मान ८x४०	विवरण परीक्षण असफल भयो।
1	परीक्षा उत्तीर्ण भयो	RO	८x४०	परीक्षा पास भयो।
2	HMCC लिङ्क प्रारम्भ पूरा भयो	RO	८x४०	HMC लिङ्क प्रारम्भ पूर्ण र ट्राफिकको लागि तयार छ।
3	मुटुको धड्कन	RO	८x४०	डिजाइन चलिरहेको बेला टगल गर्दछ।
००:०५	आरक्षित	RO	८x४०

तालिका २-५: TEST_INITIALIZATION_STATUS दर्ता

बिट्स 0	क्षेत्रको नाम I2C घडी जेनरेटर सेट	टाइप गर्नुहोस् RO	रिसेटमा मान ८x४०	विवरण अन-बोर्ड घडी जेनरेटरहरू कन्फिगर गरियो।
1	ATX PLL र ट्रान्सीभर पुन: क्यालिब्रेसन पूरा भयो	RO	८x४०	ATX PLL र ट्रान्सीभरहरू इनपुट घडीमा पुन: क्यालिब्रेट गरियो।
2	I2C HMC कन्फिगरेसन पूरा भयो	RO	८x४०	I2C मा HMC यन्त्र कन्फिगरेसन पूरा भयो।
3	HMC लिङ्क प्रारम्भ पूरा भयो	RO	८x४०	HMC लिङ्क प्रारम्भ पूर्ण र ट्राफिकको लागि तयार छ।
००:०५	आरक्षित	RO	८x४०

तालिका 2-6: PORT_STATUS दर्ता

बिट्स 0	क्षेत्रको नाम पोर्ट ० ठीक छ अनुरोध गर्दछ	टाइप गर्नुहोस् RO	रिसेटमा मान ८x४०	विवरण पोर्ट ० अनुरोध उत्पादन पूरा भयो।
1	पोर्ट ० प्रतिक्रियाहरू ठीक छ	RO	८x४०	पोर्ट ० प्रतिक्रिया जाँच पास भयो।
2	पोर्ट ० ठीक छ अनुरोध गर्दछ	RO	८x४०	पोर्ट ० अनुरोध उत्पादन पूरा भयो।
3	पोर्ट ० प्रतिक्रियाहरू ठीक छ	RO	८x४०	पोर्ट ० प्रतिक्रिया जाँच पास भयो।

बिट्स 4	क्षेत्रको नाम पोर्ट ० ठीक छ अनुरोध गर्दछ	टाइप गर्नुहोस् RO	रिसेटमा मान ८x४०	विवरण पोर्ट ० अनुरोध उत्पादन पूरा भयो।
5	पोर्ट ० प्रतिक्रियाहरू ठीक छ	RO	८x४०	पोर्ट ० प्रतिक्रिया जाँच पास भयो।
6	पोर्ट ० ठीक छ अनुरोध गर्दछ	RO	८x४०	पोर्ट ० अनुरोध उत्पादन पूरा भयो।
7	पोर्ट ० प्रतिक्रियाहरू ठीक छ	RO	८x४०	पोर्ट ० प्रतिक्रिया जाँच पास भयो।

अतिरिक्त जानकारी

HMC नियन्त्रक डिजाइन पूर्वampले प्रयोगकर्ता गाइड संशोधन इतिहास
तालिका A-1: ​​कागजात संशोधन इतिहास
नयाँ सुविधाहरू र डिजाइन पूर्वमा परिवर्तनहरू संक्षेपampHMC नियन्त्रक आईपी कोर लागि प्रयोगकर्ता गाइड।

मिति	ACDS संस्करण	परिवर्तनहरू
2016.05.02	16.0	प्रारम्भिक रिलीज।

इंटेललाई कसरी सम्पर्क गर्ने
तालिका A-2: कसरी Intel सम्पर्क गर्ने
Intel उत्पादनहरूको बारेमा सबैभन्दा अद्यावधिक जानकारी पत्ता लगाउन, यो तालिकालाई सन्दर्भ गर्नुहोस्। तपाईं आफ्नो स्थानीय Intel बिक्री कार्यालय वा बिक्री प्रतिनिधिलाई पनि सम्पर्क गर्न सक्नुहुन्छ।

सम्पर्क गर्नुहोस्	सम्पर्क विधि	ठेगाना
प्राविधिक सहयोग	Webसाइट	www.altera.com/support
प्राविधिक तालिम	Webसाइट	www.altera.com/training
	इमेल	FPGATraining@intel.com
उत्पादन साहित्य	Webसाइट	www.altera.com/literature
गैर-प्राविधिक समर्थन: सामान्य	इमेल	nacomp@altera.com

सम्पर्क गर्नुहोस्   गैर-प्राविधिक समर्थन: सफ्टवेयर इजाजतपत्र

सम्पर्क विधि   इमेल

ठेगाना   authorization@altera.com

सम्बन्धित जानकारी

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• authorization@altera.com

टाइपोग्राफिक कन्भेन्सनहरू

तालिका A-3: टाइपोग्राफिक कन्भेन्सनहरू
यस कागजातले प्रयोग गर्ने टाइपोग्राफिक कन्भेन्सनहरू सूचीबद्ध गर्दछ

प्रतिक्रिया प्रतिमाले तपाईंलाई कागजातको बारेमा Altera लाई प्रतिक्रिया पेश गर्न अनुमति दिन्छ। प्रतिक्रिया सङ्कलन गर्ने विधिहरू प्रत्येक कागजातको लागि उपयुक्त रूपमा भिन्न हुन्छन्

इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus र Stratix शब्दहरू र लोगोहरू अमेरिका र/वा अन्य देशहरूमा Intel Corporation वा यसका सहायक कम्पनीहरूको ट्रेडमार्क हुन्। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर गर्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ।
अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ
101 Innovation Drive, San Jose, CA 95134

क्वार्टस प्राइम डिजाइन सुइटको लागि अन्तिम अपडेट: 16.0
UG-20027
2016.05.02
२101 अभिनव ड्राइभ
सान जोस, CA 95134
www.altera.com

कागजातहरू / स्रोतहरू

ALTERA Arria 10 हाइब्रिड मेमोरी क्यूब कन्ट्रोलर डिजाइन पूर्वample [pdf] प्रयोगकर्ता गाइड Arria 10 हाइब्रिड मेमोरी क्यूब कन्ट्रोलर डिजाइन पूर्वample, Arria 10, हाइब्रिड मेमोरी क्यूब कन्ट्रोलर डिजाइन पूर्वampले, नियन्त्रक डिजाइन पूर्वampले, डिजाइन पूर्वample

सन्दर्भहरू

• प्रयोगकर्ता पुस्तिका