ALTERA Arria 10 hibrid memóriakocka vezérlő kivitel Example

A hibrid memóriakocka vezérlő tervezés Example Felhasználói kézikönyv tájékoztatást nyújt a HMC Controller hardver tervezéséről és használatáról, plample. Az útmutató a Quartus Prime Design Suite 16.0-ra frissült, és legutóbbi frissítése 2. május 2016-án történt.
A Design ExampA le Gyors üzembe helyezési útmutató lépésről lépésre tartalmaz utasításokat a HMC Controller tervezésének összeállításához, szimulálásához, generálásához és teszteléséhez.ample. Lásd az 1-1. ábrát a túllépésértview a fejlesztési lépésekről.

Tervezés plample Leírás

A HMC Controller hardvertervezés plampA le különböző komponenseket tartalmaz, mint például a Board Arria 10 eszköz, a HMC vezérlő IP magja, az órák és a TX PLL-ek visszaállítása, az adatút-kérés generátor és a válaszfigyelő, a TX/TX FIFO MAC, az RX MAC, az Avalon-MM vezérlő és LED-ek tesztelése, a vezérlő állapot interfésze , Avalon-MM I 2C mester, inicializálási állapotgép, TX sávcserélő, x16 adó-vevő, RX sávcserélő, Arria 10 adó-vevő újrakonfiguráló interfész és HMC-eszköz. Az exampA tervezéshez speciális beállítások szükségesek ahhoz, hogy megfelelően működjenek az Arria 10 GX FPGA fejlesztőkészleten a HMC mellékkártyával.

További információk

A További információk szakasz részleteket tartalmaz a létrehozott terv címtárszerkezetéről, plample, a felhasználói kézikönyv átdolgozási előzményei, az útmutatóban használt tipográfiai konvenciók, valamint az Intellel való kapcsolatfelvétel módja támogatásért.

A termék használati útmutatója

Kövesse az alábbi utasításokat a HMC Controller hardverterv használatához, plample:

1. Állítsa össze a tervezést plampszimulátor segítségével
2. Végezzen funkcionális szimulációt
3. A terv létrehozása plample
4. Állítsa össze a tervezést plample a Quartus Prime használatával
5. Tesztelje a hardver kialakítását

Vegye figyelembe, hogy a hardver konfiguráció és a teszt files a tervezéshez plample a /example_design/par, míg a szimuláció files a /example_design/sim.

A Hybrid Memory Cube Controller IP mag használatának megértése érdekében a mag egy szimulálható tesztpaddal és egy hardvertervvel rendelkezik.ample, amely támogatja a fordítást és a hardver tesztelését. Amikor létrehozza a tervet, plample, a paraméterszerkesztő automatikusan létrehozza a files szükséges a tervezés szimulálásához, fordításához és hardveres teszteléséhez. Az összeállított tervet letöltheti az Intel® Arria® 10 GX FPGA fejlesztőkészletbe.

Kapcsolódó információk
Hibrid memóriakocka-vezérlő IP Core felhasználói kézikönyv

Tervezés plample Directory Structure

A hardver konfigurációja és tesztje files (a hardvertervezés plample) találhatókample_ design_install_dir>/example_design/par. A szimuláció files (csak szimulációs tesztpad) találhatókample_design_install_dir>/example_design/sim.

Tervezés plample Alkatrészek

A HMC Controller hardvertervezés plample a következő összetevőket tartalmazza:

• HMC Controller IP mag 125 MHz-re állított CDR referencia órajellel és alapértelmezett RX leképezési és TX leképezési beállításokkal.
  Jegyzet: A design plampEzek a beállítások szükségesek ahhoz, hogy megfelelően működjenek az Arria 10 GX FPGA fejlesztőkészleten a HMC leánykártyával.
• Kliens logika, amely koordinálja az IP mag programozását, valamint a csomagok generálását és ellenőrzését.
• JTAG vezérlő, amely kommunikál az Altera rendszerkonzollal. A rendszerkonzolon keresztül kommunikál az ügyféllogikával.

Felsorolja a kulcsot files amelyek megvalósítják az example testbench.

/src/hmcc_example.sv	Legfelső szintű hardvertervezés plample file.
/sim/hmcc_tb.sv	Legfelső szintű file szimulációhoz.
Testbench Scripts Jegyzet: Használja a mellékelt gyártmánytfile hogy létrehozza ezeket a szkripteket.
/sim/run_vsim.do	A ModelSim szkript a tesztpad futtatásához.
/sim/run_vcs.sh	A Synopsys VCS szkript a tesztpad futtatásához.
/sim/run_ncsim.sh	A Cadence NCSim parancsfájl a tesztpad futtatásához.

A Design Ex létrehozásaample

1-5. ábra: Plample Design fül a hibrid memóriakockavezérlő paraméterszerkesztőjében

Kövesse ezeket a lépéseket az Arria 10 hardverterv example és tesztpad:

1. Az IP-katalógusban (Eszközök > IP-katalógus) válassza ki az Arria 10 céleszközcsaládot.
2. Az IP-katalógusban keresse meg és válassza ki a Hibrid memóriakocka-vezérlőt. Megjelenik az Új IP-változat ablak.
3. Adjon meg egy legfelső szintű nevet az egyéni IP-változatnak. A paraméterszerkesztő elmenti az IP-változat beállításait a file nevezett .qsys.
4. Ki kell választania egy adott Arria 10 eszközt az Eszköz mezőben, vagy meg kell tartania a Quartus Prime szoftver által kiválasztott alapértelmezett eszközt.
5. Kattintson az OK gombra. Megjelenik az IP-paraméter-szerkesztő.
6. Az IP lapon adja meg az IP-magváltozat paramétereit.
7. Az Exampa Tervezés lapon válassza ki a következő beállításokat a tervezéshez plample:
   1. A Tervezés kiválasztása mezőben válassza a HMCC bővítőtábla opciót.
   2. Plample Design Files, válassza a Szimuláció lehetőséget a tesztpad létrehozásához, és válassza a Szintézis lehetőséget a hardverterv létrehozásához, pl.ample.
   3. Generált HDL formátum esetén csak a Verilog érhető el.
   4. A Target Development Kithez válassza az Arria 10 GX FPGA fejlesztőkészletet (gyártási szilícium).
      Jegyzet: Amikor ezt a készletet választja, a hardver kialakítása plample felülírja az előző eszközválasztást a céltáblán lévő eszközzel. Amikor létrehozza a tervet, plample, az Intel Quartus Prime szoftver hozza létre az Intelt
      Quartus Prime projekt, beállítás és pin-hozzárendelések a kiválasztott táblához. Ha nem szeretné, hogy a szoftver egy adott táblát célozzon meg, válassza a Nincs lehetőséget.
8. Kattintson a Generate Example Design gomb

A tesztpad megértése

Az Altera tervezői example a HMC Controller IP maggal. A design plampA le mind az IP-mag szimulációjához, mind a fordításhoz elérhető. A design plample a szimulációban a HMC Controller IP mag tesztpadjaként működik.
Ha a Generate ExampA HMC Controller paraméterszerkesztőben a Quartus Prime szoftver egy bemutató tesztpadot generál. A paraméterszerkesztő rákérdez a tesztpad kívánt helyére.
A tesztpad szimulálásához meg kell adnia saját HMC busz funkcionális modelljét (BFM). Az Altera teszteli a dizájnt plample tesztpad Micron Hybrid Memory Cube BFM-mel. A tesztpad nem tartalmaz I2C főmodult, mivel a Micron HMC BFM nem támogatja az I2C modult, és nem igényel konfigurálást.
A szimuláció során a tesztpad vezérli a TX PLL-t és az adatút-interfészeket a következő műveletek végrehajtásához:

1. Beállítja a HMC BFM-et a HMC Controller IP mag adatsebességgel és csatornaszélességgel, válasz nyílt hurok módban.
2. Létrehozza a kapcsolatot a BFM és az IP mag között.
3. Az IP-mag négy portjának mindegyikét úgy irányítja, hogy négy adatcsomagot írjanak a BFM-be.
4. Irányítja az IP-magot, hogy olvassa vissza az adatokat a BFM-ből.
5. Ellenőrzi, hogy az olvasott adatok megegyeznek-e az írási adatokkal.
6. Ha az adatok egyeznek, megjelenik a TEST_PASSED.

A tervezés szimulációja plample Testbench
1-6. ábra: Eljárás

Kövesse az alábbi lépéseket a tesztpad szimulálásához:

1. A parancssorban váltson aample>/sim könyvtárat.
2. Írd be a make scripts parancsot.
3. A szimulátortól függően írja be a következő parancsok egyikét:
4. To view szimulációs eredmények:
   1. Amikor a három támogatott szimulátor bármelyikében futtatja a tesztpadot, a szkript végrehajtja a testbench sorozatot, és naplózza a szimulátor tevékenységétample directory>/example_ design/sim/ .log. a „vsim”, „ncsim” vagy „vcs”.
   2. Amikor a tesztpadot a három támogatott szimulátor bármelyikében futtatja, a szkript hullámformát generál file. Futtathatja a make parancsot _gui a hullámforma szimulátor-specifikus hullámformába való betöltéséhez viewer.
      To view a hullámforma file a szimulátorban írja be a következő parancsok egyikét:

      Szimulátor licenc Mentor Graphics ModelSim	Parancssor hogy vsim_gui	Hullámforma File <design example könyvtár>/voltample_design/sim/ mentor/hmcc_wf.wlf
      Synopsys Discovery vizuális környezet	hogy vcs_gui	<design example könyvtár>/voltample_design/sim/ hmcc_wf.vpd
      Cadence SimVision Waveform	hogy ncsim_gui	<design example könyvtár>/voltample_design/sim/cadence/hmcc_wf.shm
5. Elemezze az eredményeket. A sikeres tesztpad portonként tíz csomagot küld és fogad, és megjeleníti a Test_PASSED”

A tábla felállítása

Állítsa be az alaplapot a hardvertervezés futtatásához, plample.
Jegyzet: Győződjön meg arról, hogy a készülék ki van kapcsolva, mielőtt bármilyen beállítást módosítana.

1. Állítsa be a DIP kapcsolókat a lánykártyán a következőképpen:
2. Állítsa az SW1 DIP kapcsolót a kockaazonosító 0 jelzésére:
   

   Kapcsoló	Funkció	Beállítás
   1	CUB[0]	Nyitott
   2	CUB[1]	Nyitott
   3	CUB[2]	Nyitott
   4	—	Nem érdekel

Állítsa be az SW2 DIP kapcsolót az órabeállítások megadásához:

Kapcsoló	Funkció	Beállítás
1	CLK1_FSEL0	Nyitott (125 MHz)
2	CLK1_FSEL1	Nyitott (125 MHz)
3	CLK1_SEL	Nyitott (kristály)
4	—	Nem érdekel

• Csatlakoztassa a HMC leánykártyát az Arria 10 FPGA fejlesztőkészlethez a leánykártya J8 és J10 csatlakozóival.
• Állítsa be a jumpereket az Arria 10 GX FPGA fejlesztőkészleten:
• Adjon hozzá sönteket a J8 jumperhez, hogy 1.5 V-ot válasszon VCCIO-beállításként az FMC B csatlakozóhoz.
• Adjon hozzá sönteket a J11 jumperhez, hogy az FMC A csatlakozó VCCIO-beállításaként 1.8 V-ot válasszon.

A Design Ex. összeállítása és teszteléseample a Hardverben

Demonstrációs teszt összeállítása és futtatása a hardvertervezésen, plample, kövesse ezeket a lépéseket

1. Biztosítsa a hardver tervezését, plample generációja befejeződött.
2. A Quartus Prime szoftverben nyissa meg a Quartus Prime projektetample_design_install_dir> /example_design/par/hmcc_example.qpf.
3. A fordítási irányítópulton kattintson a Compile Design (Intel Quartus Prime Pro Edition) elemre, vagy válassza a Feldolgozás > Fordítás indítása (Intel Quartus Prime Standard Edition) parancsot.
4. Miután létrehozta a .sof fájlt, kövesse az alábbi lépéseket a hardverterv programozásához, plample az Arria 10 készüléken:
   1. Válassza az Eszközök > Programozó menüpontot.
   2. A Programozóban kattintson a Hardverbeállítás elemre.
   3. Válasszon ki egy programozó eszközt.
   4. Válassza ki és adja hozzá az Arria 10 GX FPGA fejlesztőkészletet, amelyhez a Quartus Prime munkamenet csatlakozhat.
   5. Győződjön meg arról, hogy a Mód beállítása JTAG.
   6. Kattintson az Automatikus felismerés lehetőségre, és válasszon bármilyen eszközt.
   7. Kattintson duplán az Arria 10 eszközre.
   8. Nyissa meg a .sof fájltample_design_install_dir>/example_design/par/output_ files,
      Jegyzet: A Quartus Prime szoftver megváltoztatja az eszközt a .sof fájlban lévőre.
   9. A .sof fájlt tartalmazó sorban jelölje be a Program/Configure oszlopban található négyzetet.
   10. Kattintson a Start gombra.
   11. Miután a szoftver konfigurálta az eszközt a hardver kialakítással plampfigyelje meg a tábla LED-jeit:
       1. A villogó piros LED azt jelzi, hogy a tervezés fut.
       2. A pirosan villogó LED közelében két zöld LED jelzi, hogy a HMC kapcsolat inicializálva van, és a teszt sikeres.
       3. Egy piros LED a pirosan villogó LED közelében jelzi, hogy a teszt sikertelen volt.
   12. Választható. Használja a System Console tesztpadot a további tesztkimenetek megfigyeléséhez.
       Jegyzet: Használja a System Console-t az állapotjelek figyelésére a tervezésben, plample, ha a kártya a J-n keresztül csatlakozik a számítógéphezTAG felület. A rendszerkonzol megmutatja az alaplap LED-állapotát a távfelügyelethez, az egyes lépések inicializálási állapotát, valamint az egyes portok kérésgenerátorának és válaszellenőrzőjének állapotát. A System Console felületet is biztosít a teszt indításához vagy újraindításához.
       1. Válassza az Eszközök > Rendszerhibakereső eszközök > Rendszerkonzol lehetőséget.
       2. A Rendszerkonzolon válassza a lehetőséget File > Parancsfájl végrehajtása.
       3. Nyissa meg a file <example_design_install_dir>/example_design/par/sysconsole_ testbench.tcl.
       4. A szoftver betölti a grafikus tesztkimenetet. A teszt újbóli futtatásához válassza az Újraindítás lehetőséget.

A Design Ex. összeállítása és teszteléseample a Hardverben

Hibrid memóriakocka vezérlő kialakítás

Tervezés plample Leírás

A design plample bemutatja a Hybrid Memory Cube Controller IP mag funkcionalitását. A tervet az Example a Hybrid Memory Cube Controller grafikus felhasználói felületének (GUI) Tervezés lapja az IP-paraméter-szerkesztőben.

Jellemzők

• I2C mester és I2C inicializálási állapotgép HMC leánykártyához és HMC konfigurációhoz
• ATX PLL és adó-vevő újrakalibrációs állapotú gép
• Kérelem generátor
• Monitor kérése
• Rendszerkonzol interfész

Hardver- és szoftverkövetelmények
Az Altera a következő hardvert és szoftvert használja a tervezés teszteléséhez, plample:

• Intel Quartus Prime szoftver
• Rendszerkonzol
• ModelSim-AE, Modelsim-SE, NCsim (csak Verilog HDL) vagy VCS szimulátor
• Arria 10 GX FPGA fejlesztőkészlet
• HMC lánykártya

Funkcionális leírás

Az Altera összeállításra kész dizájnt biztosít plample a HMC Controller IP maggal. Ez a design plampA le az Arria 10 GX FPGA fejlesztői készletet célozza meg egy HMC leánykártyával, amely az FMC csatlakozókon keresztül van csatlakoztatva.
Használhatja a dizájnt example az IP mag megfelelő csatlakoztatásához a tervezéshez, vagy kezdődizájnként testreszabhatja saját tervezési követelményei szerint. A design plampA le tartalmaz egy I2C master modult, egy PLL/CDR újrakalibrációs modult, egy külső adó-vevő PLL IP magot és logikát a tranzakciók generálásához és ellenőrzéséhez. A design plample egy Micron HMC 15G-SR HMC eszközt feltételez, ami egy fourltintaeszköz, a leánykártyán. A design plampA le tartalmazza az IP-mag egy példányát, és egyetlen hivatkozáshoz csatlakozik a HMC-eszközön. 2-1. ábra: HMC vezérlő tervezés plample Blokkdiagram

Miután konfigurálta az Arria 10 FPGA-t az example, az I2C vezérlő konfigurálja a fedélzeti óragenerátorokat és a HMC eszközt. Amikor a kalibráció befejeződött, a tervezés plample kalibrálja az ATX PLL-t. Működés közben a kérésgenerátor olvasási és írási parancsokat generál, amelyeket a HMC Controller IP magja dolgoz fel. A kérésfigyelő rögzíti az IP-mag válaszait, és ellenőrzi azok helyességét.

Interfész jelek
2-1. táblázat: HMC vezérlő IP Core Design Example Signals

Jel neve clk_50	Irány Bemenet	Szélesség (bitek) 1	Leírás 50 MHz bemeneti órajel.
hssi_refclk	Bemenet	1	CDR referencia óra HMC és HMCC IP maghoz.

Jel neve hmc_lxrx	Irány Bemenet	Szélesség (bitek) Csatornaszám (16 vagy 8)	Leírás FPGA adó-vevő vevő érintkezők.
hmc_lxtx	Kimenet	Csatornaszám (16 vagy 8)	FPGA adó-vevő adó érintkezők.
hmc_ctrl_lxrxps	Bemenet	1	FPGA adó-vevő energiatakarékos vezérlés.
hmc_ctrl_lxtxps	Kimenet	1	HMC adó-vevő energiatakarékos vezérlés.
hmc_ctrl_ferr_n	Bemenet	1	HMC FERR_N kimenet.
hmc_ctrl_p_rst_n	Kimenet	1	HMC P_RST_N bemenet.
hmc_ctrl_scl	Kétirányú	1	HMC I2C konfigurációs óra.
hmc_ctrl_sda	Kétirányú	1	HMC I2C konfigurációs adatok.
fmc0_scl	Kimenet	1	Felhasználatlan. Alacsony lehajtás, hogy megvédje az FPGA I/O érintkezőket a 3.3 V-os felhúzástól a kiegészítő kártyán.
fmc0_sda	Kimenet	1	Felhasználatlan. Alacsony lehajtás, hogy megvédje az FPGA I/O érintkezőket a 3.3 V-os felhúzástól a kiegészítő kártyán.
nyomógomb	Bemenet	1	A visszaállításhoz használt nyomógombos bemenet.
szívverés_n	Kimenet	1	Heartbeat LED kimenet.
link_init_complete_n	Kimenet	1	Link inicializálás befejeződött LED-kimenet.
teszt_megfelelt_n	Kimenet	1	A teszt sikeresen teljesítette a LED kimenetet.
teszt_sikertelen_n	Kimenet	1	Sikertelen LED-kimenet tesztelése.

Tervezés plample Regisztráció Térkép
2-2. táblázat: HMC vezérlő IP Core Design Example Regisztráció Térkép

Ha ezekre a regiszterekre ír, akkor a terv alaphelyzetbe áll.

Bitok 1:0	Mező neve Port Count	Írja be RO	Érték visszaállításkor Változó	Leírás Az IP-magpéldány portjainak száma.
7:2	Fenntartott	RO	0x00

2-4. táblázat: BOARD_LEDs nyilvántartás
Ez a regiszter tükrözi a tábla LED-jeinek állapotát

Bitok 0	Mező neve A teszt sikertelen	Írja be RO	Érték visszaállításkor 0x00	Leírás A teszt sikertelen.
1	Sikeres vizsga	RO	0x00	Sikeres vizsga.
2	A HMCC link inicializálása befejeződött	RO	0x00	A HMC link inicializálása befejeződött, és készen áll a forgalomra.
3	Szívverés	RO	0x00	Vált, amikor a terv fut.
7:4	Fenntartott	RO	0x00

2-5. táblázat: TEST_INITIALIZATION_STATUS Regiszter

Bitok 0	Mező neve I2C óragenerátor készlet	Írja be RO	Érték visszaállításkor 0x00	Leírás Fedélzeti óragenerátorok konfigurálva.
1	Az ATX PLL és az adó-vevő újrakalibrálása befejeződött	RO	0x00	Az ATX PLL és az adó-vevők újrakalibrálva a bemeneti órára.
2	I2C HMC A konfiguráció kész	RO	0x00	A HMC eszköz konfigurálása I2C-n keresztül befejeződött.
3	A HMC Link inicializálása befejeződött	RO	0x00	A HMC link inicializálása befejeződött, és készen áll a forgalomra.
7:4	Fenntartott	RO	0x00

2-6. táblázat: PORT_STATUS regiszter

Bitok 0	Mező neve A 0-s port OK-t kér	Írja be RO	Érték visszaállításkor 0x00	Leírás A 0-s port kérésének generálása befejeződött.
1	A 0-s port válaszai rendben vannak	RO	0x00	A 0-s port válaszellenőrzése sikeres.
2	A 1-s port OK-t kér	RO	0x00	A 1-s port kérésének generálása befejeződött.
3	A 1-s port válaszai rendben vannak	RO	0x00	A 1-s port válaszellenőrzése sikeres.

Bitok 4	Mező neve A 2-s port OK-t kér	Írja be RO	Érték visszaállításkor 0x00	Leírás A 2-s port kérésének generálása befejeződött.
5	A 2-s port válaszai rendben vannak	RO	0x00	A 2-s port válaszellenőrzése sikeres.
6	A 3-s port OK-t kér	RO	0x00	A 3-s port kérésének generálása befejeződött.
7	A 4-s port válaszai rendben vannak	RO	0x00	A 3-s port válaszellenőrzése sikeres.

További információk

HMC Controller Design Example Felhasználói kézikönyv Revision History
A-1. táblázat: Dokumentum felülvizsgálati előzmények
Összefoglalja az új funkciókat és a tervezés változásait, plamphasználati útmutató a HMC Controller IP maghoz.

Dátum	ACDS verzió	Változások
2016.05.02	16.0	Kezdeti kiadás.

Hogyan léphet kapcsolatba az Intellel
A-2 táblázat: Hogyan lehet kapcsolatba lépni az Intellel
Az Intel-termékekkel kapcsolatos legfrissebb információk megkereséséhez tekintse meg ezt a táblázatot. Felveheti a kapcsolatot a helyi Intel értékesítési irodával vagy értékesítési képviselővel is.

Érintkezés	Kapcsolattartási módszer	Cím
Technikai támogatás	Webtelek	www.altera.com/support
Műszaki képzés	Webtelek	www.altera.com/training
	Email	FPGATraining@intel.com
Termékirodalom	Webtelek	www.altera.com/literature
Nem műszaki támogatás: általános	Email	nacomp@altera.com

Érintkezés   Nem műszaki támogatás: szoftverlicenc

Kapcsolattartási módszer   Email

Cím   Authorization@altera.com

Kapcsolódó információk

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• Authorization@altera.com

Tipográfiai egyezmények

A-3. táblázat: Tipográfiai konvenciók
Felsorolja a dokumentumban használt tipográfiai konvenciókat

A Visszajelzés ikon segítségével visszajelzést küldhet az Alterának a dokumentummal kapcsolatban. A visszajelzések gyűjtésének módszerei az egyes dokumentumoktól függően eltérőek

Intel Corporation. Minden jog fenntartva. Az Intel, az Intel logó, az Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus és Stratix szavak és logók az Intel Corporation vagy leányvállalatainak védjegyei az Egyesült Államokban és/vagy más országokban. Az Intel szavatolja, hogy FPGA és félvezető termékei az aktuális specifikációknak megfelelő teljesítményt nyújtanak az Intel szabványos garanciájának megfelelően, de fenntartja a jogot, hogy bármely terméket és szolgáltatást előzetes értesítés nélkül módosítson. Az Intel nem vállal semmilyen felelősséget vagy kötelezettséget az itt leírt információk, termékek vagy szolgáltatások alkalmazásából vagy használatából eredően, kivéve az Intel által kifejezetten írásban jóváhagyott eseteket. Az Intel ügyfeleinek azt tanácsoljuk, hogy szerezzék be az eszközspecifikációk legfrissebb verzióját, mielőtt bármilyen közzétett információra hagyatkoznának, és mielőtt megrendelnék termékeket vagy szolgáltatásokat.
Más nevek és márkák mások tulajdonát képezhetik
101 Innovation Drive, San Jose, CA 95134

Utoljára frissítve a Quartus Prime Design Suite számára: 16.0
UG-20027
2016.05.02
101 Innovációs Hajtás
San Jose, CA 95134
www.altera.com

Dokumentumok / Források

ALTERA Arria 10 hibrid memóriakocka vezérlő kivitel Example [pdf] Felhasználói útmutató Arria 10 hibrid memóriakocka vezérlő kivitel Example, Arria 10, hibrid memóriakocka vezérlő tervezés, plample, Controller Design Example, Design Example

Hivatkozások

• Felhasználói kézikönyv