ALTERA Arria 10 Hybrid Memory Cube Controller Design Example

The Hybrid Memory Cube Controller Design Example ຄູ່ມືຜູ້ໃຊ້ສະຫນອງຂໍ້ມູນກ່ຽວກັບການອອກແບບແລະການນໍາໃຊ້ຂອງການອອກແບບຮາດແວ HMC Controller exampເລ. ຄູ່ມືໄດ້ຖືກປັບປຸງສໍາລັບ Quartus Prime Design Suite 16.0 ແລະໄດ້ຖືກປັບປຸງຫຼ້າສຸດໃນວັນທີ 2 ພຶດສະພາ 2016.
ການອອກແບບ Example Quick Start Guide ໃຫ້ຄໍາແນະນໍາເທື່ອລະຂັ້ນຕອນສໍາລັບການລວບລວມ, ການຈໍາລອງ, ການສ້າງ, ແລະການທົດສອບການອອກແບບ HMC Controller exampເລ. ເບິ່ງຮູບ 1-1 ສໍາລັບການສິ້ນສຸດview ຂອງ​ຂັ້ນ​ຕອນ​ການ​ພັດ​ທະ​ນາ​.

ການອອກແບບ Exampລາຍລະອຽດ le

ການອອກແບບຮາດແວ HMC Controller example ປະກອບມີອົງປະກອບຕ່າງໆເຊັ່ນ: Board Arria 10 Device, HMC Controller IP Core, Clocks & Reset TX PLLs, Data Path Request Generator ແລະ Response Monitor, TX/TX FIFO MAC, RX MAC, Test Avalon-MM Control and LEDs, Controller Status Interface , Avalon-MM I 2C Master, Initialization State Machine, TX Lane Swapper, Transceiver x16, RX Lane Swapper, Arria 10 Transceiver Reconfiguration Interface, ແລະອຸປະກອນ HMC. ອະດີດample ການ​ອອກ​ແບບ​ຮຽກ​ຮ້ອງ​ໃຫ້​ມີ​ການ​ຕັ້ງ​ຄ່າ​ສະ​ເພາະ​ເພື່ອ​ປະ​ຕິ​ບັດ​ຢ່າງ​ຖືກ​ຕ້ອງ​ກ່ຽວ​ກັບ Arria 10 GX FPGA Development Kit ກັບ​ບັດ​ລູກ​ສາວ HMC​.

ຂໍ້ມູນເພີ່ມເຕີມ

ພາກສ່ວນຂໍ້ມູນເພີ່ມເຕີມໃຫ້ລາຍລະອຽດກ່ຽວກັບໂຄງສ້າງໄດເລກະທໍລີສໍາລັບການອອກແບບທີ່ສ້າງຂຶ້ນ example, ປະຫວັດການດັດແກ້ຂອງຄູ່ມືຜູ້ໃຊ້, ສົນທິສັນຍາ typographic ທີ່ໃຊ້ໃນຄູ່ມື, ແລະວິທີການຕິດຕໍ່ Intel ສໍາລັບການສະຫນັບສະຫນູນ.

ຄໍາແນະນໍາການນໍາໃຊ້ຜະລິດຕະພັນ

ປະຕິບັດຕາມຄໍາແນະນໍາຂ້າງລຸ່ມນີ້ເພື່ອໃຊ້ການອອກແບບຮາດແວ HMC Controller example:

1. ລວບລວມການອອກແບບ example ໃຊ້ simulator ໄດ້
2. ປະຕິບັດການຈໍາລອງທີ່ເປັນປະໂຫຍດ
3. ສ້າງການອອກແບບ example
4. ລວບລວມການອອກແບບ example ໃຊ້ Quartus Prime
5. ທົດສອບການອອກແບບຮາດແວ

ໃຫ້ສັງເກດວ່າການຕັ້ງຄ່າຮາດແວແລະການທົດສອບ files ສໍາລັບການອອກແບບ example ແມ່ນຕັ້ງຢູ່ໃນ /example_design/par, ໃນຂະນະທີ່ການຈໍາລອງ files ແມ່ນຢູ່ໃນ /example_design/sim.

ເພື່ອຊ່ວຍໃຫ້ທ່ານເຂົ້າໃຈວິທີການນໍາໃຊ້ຫຼັກ IP ຂອງຫນ່ວຍຄວາມຈໍາ Cube Controller ແບບປະສົມ, ຫຼັກມີລັກສະນະເປັນ testbench ທີ່ສາມາດຈໍາລອງໄດ້ແລະການອອກແບບຮາດແວ ex.ample ທີ່ສະຫນັບສະຫນູນການລວບລວມແລະການທົດສອບຮາດແວ. ເມື່ອທ່ານສ້າງການອອກແບບ exampດັ່ງນັ້ນ, ຕົວແກ້ໄຂພາລາມິເຕີຈະສ້າງອັດຕະໂນມັດ files ມີຄວາມຈໍາເປັນເພື່ອຈໍາລອງ, ລວບລວມ, ແລະການທົດສອບການອອກແບບໃນຮາດແວ. ທ່ານສາມາດດາວໂຫລດການອອກແບບທີ່ລວບລວມໄວ້ໃນ Intel® Arria® 10 GX FPGA Development Kit.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
Hybrid Memory Cube Controller IP Core ຄູ່ມືຜູ້ໃຊ້

ການອອກແບບ Example ໂຄງສ້າງໄດເລກະທໍລີ

ການ​ຕັ້ງ​ຄ່າ​ຮາດ​ແວ​ແລະ​ການ​ທົດ​ສອບ​ files (ການອອກແບບຮາດແວເຊັ່ນample) ຕັ້ງຢູ່ໃນample_design_install_dir>/example_design/par. ການຈໍາລອງ files (testbench ສໍາລັບການຈໍາລອງເທົ່ານັ້ນ) ແມ່ນຢູ່ໃນample_design_install_dir>/example_design/sim.

ການອອກແບບ Example ອົງ​ປະ​ກອບ

ການອອກແບບຮາດແວ HMC Controller example ປະ​ກອບ​ມີ​ອົງ​ປະ​ກອບ​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​:

• HMC Controller IP core ທີ່ມີໂມງອ້າງອີງ CDR ຕັ້ງເປັນ 125 MHz ແລະມີການຕັ້ງຄ່າ RX mapping ແລະ TX mapping ເລີ່ມຕົ້ນ.
  ໝາຍເຫດ: ການອອກແບບ example ຮຽກຮ້ອງໃຫ້ການຕັ້ງຄ່າເຫຼົ່ານີ້ເຮັດວຽກຢ່າງຖືກຕ້ອງໃນຊຸດການພັດທະນາ Arria 10 GX FPGA ກັບບັດລູກສາວ HMC.
• ເຫດຜົນຂອງລູກຄ້າທີ່ປະສານງານການຂຽນໂປລແກລມຂອງຫຼັກ IP, ແລະການສ້າງແພັກເກັດແລະການກວດສອບ.
• JTAG ຕົວຄວບຄຸມທີ່ຕິດຕໍ່ສື່ສານກັບ Altera System Console. ທ່ານຕິດຕໍ່ສື່ສານກັບເຫດຜົນຂອງລູກຄ້າຜ່ານ System Console.

ລາຍຊື່ຄີ files ທີ່ປະຕິບັດ example testbench.

/src/hmcc_example.sv	ການອອກແບບຮາດແວລະດັບສູງສຸດ example file.
/sim/hmcc_tb.sv	ລະດັບສູງສຸດ file ສໍາລັບການຈໍາລອງ.
Testbench Scripts ໝາຍເຫດ: ໃຊ້ Makefile ເພື່ອສ້າງສະຄຣິບເຫຼົ່ານີ້.
/sim/run_vsim.do	ສະຄຣິບ ModelSim ເພື່ອແລ່ນ testbench.
/sim/run_vcs.sh	script Synopsys VCS ເພື່ອແລ່ນ testbench.
/sim/run_ncsim.sh	script Cadence NCSim ເພື່ອແລ່ນ testbench.

ການສ້າງການອອກແບບ Example

ຮູບທີ 1-5: ຕົວຢ່າງample Design Tab ໃນ Hybrid Memory Cube Controller Parameter Editor

ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້ເພື່ອສ້າງ Arria 10 hardware design example ແລະ testbench:

1. ໃນລາຍການ IP (ເຄື່ອງມື > IP Catalog), ເລືອກອຸປະກອນເປົ້າໝາຍ Arria 10.
2. ໃນລາຍການ IP, ຊອກຫາ ແລະເລືອກ Hybrid Memory Cube Controller. ໜ້າຈໍການປ່ຽນແປງ IP ໃໝ່ປະກົດຂຶ້ນ.
3. ລະບຸຊື່ລະດັບສູງສຸດສຳລັບການປ່ຽນແປງ IP ແບບກຳນົດເອງຂອງທ່ານ. ຕົວແກ້ໄຂພາລາມິເຕີບັນທຶກການຕັ້ງຄ່າການປ່ຽນແປງ IP ໃນ a file ຊື່ .qsys.
4. ທ່ານຕ້ອງເລືອກອຸປະກອນ Arria 10 ສະເພາະໃນຊ່ອງອຸປະກອນ, ຫຼືຮັກສາອຸປະກອນເລີ່ມຕົ້ນທີ່ຊອບແວ Quartus Prime ເລືອກ.
5. ກົດ OK. ຕົວແກ້ໄຂພາລາມິເຕີ IP ປາກົດ.
6. ໃນແຖບ IP, ລະບຸຕົວກໍານົດການສໍາລັບການປ່ຽນແປງຫຼັກ IP ຂອງທ່ານ.
7. ໃນ Exampໃນແຖບການອອກແບບ, ເລືອກການຕັ້ງຄ່າຕໍ່ໄປນີ້ສໍາລັບການອອກແບບ example:
   1. ສໍາລັບການອອກແບບເລືອກ, ເລືອກຕົວເລືອກຄະນະກໍາມະລູກສາວ HMCC.
   2. ສໍາລັບ Example ການອອກແບບ Files, ເລືອກຕົວເລືອກ Simulation ເພື່ອສ້າງ testbench, ແລະເລືອກຕົວເລືອກ Synthesis ເພື່ອສ້າງຮາດແວອອກແບບ exampເລ.
   3. ສໍາລັບຮູບແບບ HDL ທີ່ສ້າງຂຶ້ນ, ມີພຽງ Verilog ເທົ່ານັ້ນ.
   4. ສໍາລັບຊຸດການພັດທະນາເປົ້າຫມາຍເລືອກຊຸດການພັດທະນາ Arria 10 GX FPGA (ການຜະລິດຊິລິໂຄນ).
      ໝາຍເຫດ: ເມື່ອທ່ານເລືອກຊຸດນີ້, ການອອກແບບຮາດແວ example ຂຽນທັບການຄັດເລືອກອຸປະກອນທີ່ຜ່ານມາຂອງທ່ານກັບອຸປະກອນໃນກະດານເປົ້າຫມາຍດັ່ງກ່າວ. ເມື່ອທ່ານສ້າງການອອກແບບ exampດັ່ງນັ້ນ, ຊອບແວ Intel Quartus Prime ສ້າງ Intel
      ໂຄງ​ການ Quartus Prime, ການ​ຕັ້ງ​ຄ່າ, ແລະ​ການ​ມອບ​ຫມາຍ pin ສໍາ​ລັບ​ຄະ​ນະ​ທີ່​ທ່ານ​ເລືອກ. ຖ້າ​ຫາກ​ວ່າ​ທ່ານ​ບໍ່​ຕ້ອງ​ການ​ຊອບ​ແວ​ເພື່ອ​ເປົ້າ​ຫມາຍ​ຄະ​ນະ​ສະ​ເພາະ​ໃດ​ຫນຶ່ງ​, ເລືອກ​ທີ່​ບໍ່​ມີ​.
8. ກົດ Generate Exampປຸ່ມອອກແບບ

ຄວາມເຂົ້າໃຈ Testbench

Altera ສະຫນອງການອອກແບບ example ກັບຫຼັກ IP Controller HMC. ການອອກແບບ example ສາມາດໃຊ້ໄດ້ທັງສໍາລັບການຈໍາລອງຂອງຫຼັກ IP ຂອງທ່ານແລະສໍາລັບການລວບລວມ. ການອອກແບບ example in simulation functions as the HMC Controller IP testbench ຫຼັກ.
ຖ້າທ່ານກົດ Generate Example ການອອກແບບໃນຕົວແກ້ໄຂພາລາມິເຕີຂອງ HMC Controller, ຊອບແວ Quartus Prime ສ້າງການທົດສອບການສາທິດ. ຕົວແກ້ໄຂພາລາມິເຕີຈະເຕືອນທ່ານສໍາລັບສະຖານທີ່ທີ່ຕ້ອງການຂອງ testbench.
ເພື່ອຈໍາລອງ testbench, ທ່ານຕ້ອງໃຫ້ຕົວແບບການທໍາງານຂອງລົດເມ HMC (BFM). Altera ທົດສອບການອອກແບບ example testbench ກັບ Micron Hybrid Memory Cube BFM. testbench ບໍ່ປະກອບມີໂມດູນຕົ້ນສະບັບ I2C, ເພາະວ່າ Micron HMC BFM ບໍ່ສະຫນັບສະຫນູນແລະບໍ່ຮຽກຮ້ອງໃຫ້ມີການຕັ້ງຄ່າໂດຍໂມດູນ I2C.
ໃນການຈໍາລອງ, testbench ຄວບຄຸມ TX PLL ແລະການໂຕ້ຕອບເສັ້ນທາງຂໍ້ມູນເພື່ອປະຕິບັດລໍາດັບຕໍ່ໄປນີ້:

1. ຕັ້ງຄ່າ HMC BFM ດ້ວຍອັດຕາຂໍ້ມູນຫຼັກ IP ຂອງຕົວຄວບຄຸມ HMC ແລະຄວາມກວ້າງຂອງຊ່ອງ, ໃນ Response Open Loop Mode.
2. ສ້າງການເຊື່ອມຕໍ່ລະຫວ່າງ BFM ແລະຫຼັກ IP.
3. ຊີ້ບອກແຕ່ລະສີ່ພອດຫຼັກຂອງ IP ເພື່ອຂຽນຂໍ້ມູນສີ່ຊອງໃສ່ BFM.
4. ຊີ້ນຳຫຼັກ IP ເພື່ອອ່ານຂໍ້ມູນຄືນຈາກ BFM.
5. ກວດເບິ່ງວ່າຂໍ້ມູນທີ່ອ່ານກົງກັບຂໍ້ມູນການຂຽນ.
6. ຖ້າຂໍ້ມູນກົງກັນ, ສະແດງ TEST_PASSED.

ການຈຳລອງການອອກແບບ Example Testbench
ຮູບທີ 1-6: ຂັ້ນຕອນ

ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້ເພື່ອຈໍາລອງ testbench:

1. ໃນເສັ້ນຄໍາສັ່ງ, ປ່ຽນເປັນample>/sim directory.
2. ພິມເຮັດສະຄຣິບ.
3. ພິມຫນຶ່ງຄໍາສັ່ງຕໍ່ໄປນີ້, ຂຶ້ນກັບ simulator ຂອງທ່ານ:
4. ເຖິງ view ຜົນການຈໍາລອງ:
   1. ເມື່ອທ່ານແລ່ນ testbench ໃນສາມຕົວຈຳລອງທີ່ຮອງຮັບ, ສະຄຣິບຈະດຳເນີນການຕາມລຳດັບ testbench ແລະບັນທຶກການເຄື່ອນໄຫວຂອງ simulator ໃນample directory>/example_ອອກແບບ/sim/ .ບັນທຶກ. ແມ່ນ "vsim", "ncsim", ຫຼື "vcs".
   2. ເມື່ອທ່ານແລ່ນ testbench ໃນສາມ simulators ທີ່ສະຫນັບສະຫນູນ, script ຈະສ້າງຮູບແບບຄື້ນ file. ທ່ານສາມາດດໍາເນີນການຄໍາສັ່ງ make _gui ເພື່ອໂຫຼດ waveform ໃນ waveform ສະເພາະ simulator viewເອີ.
      ເຖິງ view ຮູບ​ແບບ​ຄື້ນ file ໃນ simulator ຂອງທ່ານ, ພິມຫນຶ່ງໃນຄໍາສັ່ງຕໍ່ໄປນີ້:

      ໃບອະນຸຍາດຈໍາລອງ Mentor Graphics ModelSim	ເສັ້ນຄໍາສັ່ງ ເຮັດ vsim_gui	ຮູບແບບຄື້ນ File <design example directory>/example_design/sim/ mentor/hmcc_wf.wlf
      Synopsys Discovery Visual Environment	ເຮັດ vcs_gui	<design example directory>/example_design/sim/ hmcc_wf.vpd
      Cadence SimVision Waveform	ເຮັດ ncsim_gui	<design example directory>/example_design/sim/ cadence/hmcc_wf.shm
5. ວິເຄາະຜົນໄດ້ຮັບ. Testbench ທີ່ປະສົບຜົນສໍາເລັດສົ່ງແລະຮັບສິບແພັກເກັດຕໍ່ພອດ, ແລະສະແດງ Test_PASSED”

ການສ້າງຕັ້ງຄະນະກໍາມະ

ຕັ້ງຄ່າກະດານເພື່ອດໍາເນີນການອອກແບບຮາດແວ exampເລ.
ໝາຍເຫດ: ໃຫ້ແນ່ໃຈວ່າປິດໄຟກ່ອນທີ່ທ່ານຈະປ່ຽນການຕັ້ງຄ່າໃດໆ.

1. ຕັ້ງປຸ່ມ DIP ໃນບັດລູກສາວດັ່ງຕໍ່ໄປນີ້:
2. ຕັ້ງ DIP switch SW1 ເພື່ອຊີ້ບອກ cube ID 0:
   

   ສະຫຼັບ	ຟັງຊັນ	ການຕັ້ງຄ່າ
   1	CUB[0]	ເປີດ
   2	CUB[1]	ເປີດ
   3	CUB[2]	ເປີດ
   4	—	ບໍ່ສົນໃຈ

ຕັ້ງປຸ່ມ DIP SW2 ເພື່ອລະບຸການຕັ້ງຄ່າໂມງ:

ສະຫຼັບ	ຟັງຊັນ	ການຕັ້ງຄ່າ
1	CLK1_FSEL0	ເປີດ (125 MHz)
2	CLK1_FSEL1	ເປີດ (125 MHz)
3	CLK1_SEL	ເປີດ (Crystal)
4	—	ບໍ່ສົນໃຈ

• ເຊື່ອມຕໍ່ບັດລູກສາວ HMC ກັບຊຸດພັດທະນາ Arria 10 FPGA ໂດຍໃຊ້ຕົວເຊື່ອມຕໍ່ J8 ແລະ J10 ຂອງບັດລູກສາວ.
• ຕັ້ງຄ່າ jumpers ໃນຊຸດການພັດທະນາ Arria 10 GX FPGA:
• ເພີ່ມ shunts ໃສ່ J8 jumper ເພື່ອເລືອກ 1.5 V ເປັນການຕັ້ງຄ່າ VCCIO ສໍາລັບ FMC connector B.
• ເພີ່ມ shunts ກັບ J11 jumper ເພື່ອເລືອກ 1.8 V ເປັນການຕັ້ງຄ່າ VCCIO ສໍາລັບ FMC connector A.

ການລວບລວມແລະການທົດສອບການອອກແບບ Example ໃນ Hardware

ເພື່ອລວບລວມແລະດໍາເນີນການທົດສອບການສາທິດກ່ຽວກັບການອອກແບບຮາດແວ exampຕໍ່ໄປ, ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້

1. ຮັບປະກັນການອອກແບບຮາດແວ exampການຜະລິດແມ່ນສໍາເລັດ.
2. ໃນຊອບແວ Quartus Prime, ເປີດໂຄງການ Quartus Primeample_design_install_dir> /example_design/par/hmcc_example.qpf.
3. ໃນແຜງໜ້າປັດການລວບລວມ, ຄລິກ ການອອກແບບລວບລວມ (Intel Quartus Prime Pro Edition) ຫຼືເລືອກການປະມວນຜົນ > ເລີ່ມການລວບລວມ (Intel Quartus Prime Standard Edition).
4. ຫຼັງ​ຈາກ​ທີ່​ທ່ານ​ສ້າງ .sof​, ປະ​ຕິ​ບັດ​ຕາມ​ຂັ້ນ​ຕອນ​ເຫຼົ່າ​ນີ້​ເພື່ອ​ໂຄງ​ການ​ການ​ອອກ​ແບບ​ຮາດ​ແວ ex​ample ໃນອຸປະກອນ Arria 10:
   1. ເລືອກ Tools > Programmer.
   2. ໃນ Programmer, ຄລິກ Hardware Setup.
   3. ເລືອກອຸປະກອນການຂຽນໂປລແກລມ.
   4. ເລືອກແລະເພີ່ມຊຸດການພັດທະນາ Arria 10 GX FPGA ທີ່ກອງປະຊຸມ Quartus Prime ຂອງທ່ານສາມາດເຊື່ອມຕໍ່ໄດ້.
   5. ຮັບປະກັນວ່າໂໝດຖືກຕັ້ງເປັນ JTAG.
   6. ຄລິກ​ກວດ​ສອບ​ອັດ​ຕະ​ໂນ​ມັດ​ແລະ​ເລືອກ​ເອົາ​ອຸ​ປະ​ກອນ​ໃດ​ຫນຶ່ງ​.
   7. ຄລິກສອງເທື່ອໃສ່ອຸປະກອນ Arria 10.
   8. ເປີດ .sof inample_design_install_dir>/example_design/par/output_ files,
      ໝາຍເຫດ: ຊອບແວ Quartus Prime ປ່ຽນອຸປະກອນເປັນອັນໜຶ່ງໃນ .sof.
   9. ໃນແຖວທີ່ມີ .sof ຂອງທ່ານ, ໃຫ້ໝາຍເອົາກ່ອງໃສ່ຖັນ Program/Configure.
   10. ກົດເລີ່ມຕົ້ນ.
   11. ຫຼັງ​ຈາກ​ທີ່​ຊອບ​ແວ configure ອຸ​ປະ​ກອນ​ທີ່​ມີ​ການ​ອອກ​ແບບ​ຮາດ​ແວ exampຕໍ່ໄປ, ສັງເກດເບິ່ງ LEDs ກະດານ:
       1. ໄຟ LED ສີແດງກະພິບສະແດງເຖິງການອອກແບບກໍາລັງເຮັດວຽກ.
       2. ໄຟ LED ສີຂຽວສອງອັນຢູ່ໃກ້ກັບ LED ກະພິບສີແດງຫມາຍຄວາມວ່າການເຊື່ອມຕໍ່ HMC ໄດ້ຖືກເລີ່ມຕົ້ນແລະການທົດສອບຜ່ານ.
       3. ໄຟ LED ສີແດງຫນຶ່ງຢູ່ໃກ້ກັບ LED ກະພິບສີແດງຫມາຍຄວາມວ່າການທົດສອບລົ້ມເຫລວ.
   12. ທາງເລືອກ. ໃຊ້ການທົດສອບລະບົບ Console ເພື່ອສັງເກດຜົນການທົດສອບເພີ່ມເຕີມ.
       ໝາຍເຫດ: ໃຊ້ System Console ເພື່ອຕິດຕາມສັນຍານສະຖານະໃນການອອກແບບ example ໃນເວລາທີ່ຄະນະໄດ້ຖືກເຊື່ອມຕໍ່ກັບຄອມພິວເຕີຂອງທ່ານໂດຍຜ່ານ JTAG ການໂຕ້ຕອບ. System Console ສະແດງສະຖານະ LED ຂອງກະດານສໍາລັບການຕິດຕາມຫ່າງໄກສອກຫຼີກ, ສະຖານະເບື້ອງຕົ້ນສໍາລັບແຕ່ລະຂັ້ນຕອນ, ແລະສະຖານະຂອງແຕ່ລະຜອດການຮ້ອງຂໍແລະຕົວກວດສອບການຕອບສະຫນອງ. System Console ຍັງໃຫ້ການໂຕ້ຕອບເພື່ອເລີ່ມຕົ້ນ ຫຼືເລີ່ມການທົດສອບຄືນໃໝ່.
       1. ເລືອກເຄື່ອງມື > ເຄື່ອງມືດີບັກລະບົບ > System Console.
       2. ໃນ System Console, ເລືອກ File > ປະຕິບັດ Script.
       3. ເປີດ file <example_design_install_dir>/example_design/par/sysconsole_ testbench.tcl.
       4. ຊອບແວໂຫຼດຜົນການທົດສອບກາຟິກ. ເລືອກ Re-start ເພື່ອດໍາເນີນການທົດສອບອີກຄັ້ງ.

ການລວບລວມແລະການທົດສອບການອອກແບບ Example ໃນ Hardware

ການອອກແບບຕົວຄວບຄຸມ Cube Memory ແບບປະສົມ

ການອອກແບບ Exampລາຍລະອຽດ le

ການອອກແບບ example ສະແດງໃຫ້ເຫັນການທໍາງານຂອງ Hybrid Memory Cube Controller IP core. ທ່ານສາມາດສ້າງການອອກແບບຈາກ Example ແຖບການອອກແບບຂອງສ່ວນຕິດຕໍ່ຜູ້ໃຊ້ແບບກຣາຟິກຂອງ Hybrid Memory Cube Controller (GUI) ໃນຕົວແກ້ໄຂພາລາມິເຕີ IP.

ຄຸນສົມບັດ

• ເຄື່ອງລັດ I2C ແລະ I2C ເລີ່ມຕົ້ນສໍາລັບບັດລູກສາວ HMC ແລະການຕັ້ງຄ່າ HMC
• ATX PLL ແລະເຄື່ອງລັດ recalibration transceiver
• ຮ້ອງຂໍເຄື່ອງກໍາເນີດ
• ຮ້ອງຂໍຕິດຕາມກວດກາ
• ການໂຕ້ຕອບຂອງຄອນໂຊນລະບົບ

ຄວາມຕ້ອງການຮາດແວ ແລະຊອບແວ
Altera ໃຊ້ຮາດແວ ແລະຊອບແວຕໍ່ໄປນີ້ເພື່ອທົດສອບການອອກແບບ example:

• ຊອບແວ Intel Quartus Prime
• ຄອນໂຊນລະບົບ
• ModelSim-AE, Modelsim-SE, NCsim (Verilog HDL ເທົ່ານັ້ນ), ຫຼື VCS simulator
• ຊຸດພັດທະນາ Arria 10 GX FPGA
• ບັດລູກສາວ HMC

ຄໍາອະທິບາຍຫນ້າທີ່

Altera ສະຫນອງການອອກແບບທີ່ກຽມພ້ອມສໍາລັບການລວບລວມ, example ກັບຫຼັກ IP Controller HMC. ການອອກແບບນີ້ example ວາງເປົ້າໝາຍໃສ່ຊຸດພັດທະນາ Arria 10 GX FPGA ດ້ວຍບັດລູກສາວ HMC ທີ່ເຊື່ອມຕໍ່ຜ່ານຕົວເຊື່ອມຕໍ່ FMC.
ທ່ານສາມາດນໍາໃຊ້ການອອກແບບເປັນ example ສໍາລັບການເຊື່ອມຕໍ່ທີ່ຖືກຕ້ອງຂອງຫຼັກ IP ຂອງທ່ານກັບການອອກແບບຂອງທ່ານ, ຫຼືເປັນການອອກແບບເລີ່ມຕົ້ນທີ່ທ່ານສາມາດປັບແຕ່ງສໍາລັບຄວາມຕ້ອງການຂອງການອອກແບບຂອງທ່ານເອງ. ການອອກແບບ example ປະກອບມີໂມດູນຕົ້ນສະບັບ I2C, ໂມດູນການຄິດໄລ່ PLL/CDR, ຫຼັກ PLL IP ຂອງຕົວຮັບສັນຍານພາຍນອກອັນໜຶ່ງ, ແລະເຫດຜົນເພື່ອສ້າງ ແລະກວດສອບທຸລະກຳ. ການອອກແບບ example ສົມມຸດວ່າອຸປະກອນ Micron HMC 15G-SR HMC, ເຊິ່ງເປັນ fourlອຸປະກອນຫມຶກ, ໃນບັດລູກສາວ. ການອອກແບບ example ປະກອບມີຫນຶ່ງຕົວຢ່າງຂອງຫຼັກ IP ແລະເຊື່ອມຕໍ່ກັບການເຊື່ອມຕໍ່ດຽວໃນອຸປະກອນ HMC. ຮູບທີ 2-1: HMC Controller Design Example Block Diagram

ຫຼັງຈາກທີ່ທ່ານ configure Arria 10 FPGA ກັບການອອກແບບ exampດັ່ງນັ້ນ, ຕົວຄວບຄຸມ I2C ກຳນົດຄ່າເຄື່ອງກຳເນີດໂມງຢູ່ເທິງກະດານ ແລະອຸປະກອນ HMC. ເມື່ອການປັບຕົວສຳເລັດ, ການອອກແບບ example calibrates ATX PLL. ໃນລະຫວ່າງການປະຕິບັດງານ, ເຄື່ອງກໍາເນີດຄໍາຮ້ອງຂໍຈະສ້າງຄໍາສັ່ງອ່ານແລະຂຽນຄໍາສັ່ງທີ່ HMC Controller IP ຫຼັກຫຼັງຈາກນັ້ນປະມວນຜົນ. ຕິດຕາມກວດກາການຮ້ອງຂໍເກັບກໍາຄໍາຕອບຈາກຫຼັກ IP ແລະກວດສອບໃຫ້ເຂົາເຈົ້າສໍາລັບຄວາມຖືກຕ້ອງ.

ສັນຍານການໂຕ້ຕອບ
ຕາຕະລາງ 2-1: HMC Controller IP Core Design Example ສັນຍານ

ຊື່ສັນຍານ clk_50	ທິດທາງ ປ້ອນຂໍ້ມູນ	ກວ້າງ (ບິດ) 1	ລາຍລະອຽດ ໂມງປ້ອນຂໍ້ມູນ 50 MHz.
hssi_refclk	ປ້ອນຂໍ້ມູນ	1	ໂມງອ້າງອີງ CDR ສໍາລັບ HMC ແລະ HMCC IP core.

ຊື່ສັນຍານ hmc_lxrx	ທິດທາງ ປ້ອນຂໍ້ມູນ	ກວ້າງ (ບິດ) ຈຳນວນຊ່ອງ (16 ຫຼື 8)	ລາຍລະອຽດ ເຄື່ອງຮັບສັນຍານ FPGA ເຂັມຮັບ.
hmc_lxtx	ຜົນຜະລິດ	ຈຳນວນຊ່ອງ (16 ຫຼື 8)	pins ສົ່ງສັນຍານ FPGA.
hmc_ctrl_lxrxps	ປ້ອນຂໍ້ມູນ	1	FPGA ການຄວບຄຸມການປະຫຍັດພະລັງງານ transceiver.
hmc_ctrl_lxtxps	ຜົນຜະລິດ	1	HMC ຄວບຄຸມການປະຫຍັດພະລັງງານ transceiver.
hmc_ctrl_ferr_n	ປ້ອນຂໍ້ມູນ	1	ຜົນຜະລິດ HMC FERR_N.
hmc_ctrl_p_rst_n	ຜົນຜະລິດ	1	ວັດສະດຸປ້ອນ HMC P_RST_N.
hmc_ctrl_scl	ສອງທິດ	1	ໂມງກຳນົດຄ່າ HMC I2C.
hmc_ctrl_sda	ສອງທິດ	1	ຂໍ້ມູນການຕັ້ງຄ່າ HMC I2C.
fmc0_scl	ຜົນຜະລິດ	1	ບໍ່ໄດ້ໃຊ້. ຂັບເຄື່ອນຕໍ່າເພື່ອປົກປ້ອງ FPGA I/O pins ຈາກການດຶງ 3.3 V ໃນບັດລູກສາວ.
fmc0_sda	ຜົນຜະລິດ	1	ບໍ່ໄດ້ໃຊ້. ຂັບເຄື່ອນຕໍ່າເພື່ອປົກປ້ອງ FPGA I/O pins ຈາກການດຶງ 3.3 V ໃນບັດລູກສາວ.
push_button	ປ້ອນຂໍ້ມູນ	1	ການປ້ອນຂໍ້ມູນດ້ວຍປຸ່ມກົດທີ່ໃຊ້ສໍາລັບການຣີເຊັດ.
heart_beat_n	ຜົນຜະລິດ	1	ຜົນຜະລິດ LED ຂອງຫົວໃຈເຕັ້ນ.
link_init_complete_n	ຜົນຜະລິດ	1	ການເລີ່ມຕົ້ນການເຊື່ອມຕໍ່ຜົນຜະລິດ LED ສໍາເລັດ.
test_passed_n	ຜົນຜະລິດ	1	ການທົດສອບຜ່ານຜົນຜະລິດ LED.
test_failed_n	ຜົນຜະລິດ	1	ການທົດສອບການສົ່ງອອກ LED ລົ້ມເຫລວ.

ການອອກແບບ Example ລົງທະບຽນແຜນທີ່
ຕາຕະລາງ 2-2: HMC Controller IP Core Design Example ລົງທະບຽນແຜນທີ່

ການ​ຂຽນ​ລົງ​ທະ​ບຽນ​ເຫຼົ່າ​ນີ້​ປັບ​ການ​ອອກ​ແບບ​.

ບິດ 1:0	ຊື່ພາກສະຫນາມ ຈຳນວນພອດ	ປະເພດ RO	ຕັ້ງຄ່າໃໝ່ ແຕກຕ່າງກັນ	ລາຍລະອຽດ ຈໍານວນພອດສໍາລັບຕົວຢ່າງຫຼັກ IP.
7:2	ສະຫງວນໄວ້	RO	0x00

ຕາຕະລາງ 2-4: BOARD_LEDs ລົງທະບຽນ
ທະບຽນນີ້ສະທ້ອນເຖິງສະຖານະຂອງ LEDs ຂອງຄະນະກໍາມະການ

ບິດ 0	ຊື່ພາກສະຫນາມ ການທົດສອບລົ້ມເຫລວ	ປະເພດ RO	ຕັ້ງຄ່າໃໝ່ 0x00	ລາຍລະອຽດ ການທົດສອບລົ້ມເຫລວ.
1	ທົດສອບຜ່ານ	RO	0x00	ການທົດສອບຜ່ານ.
2	ການລິເລີ່ມການເຊື່ອມໂຍງ HMCC ສຳເລັດແລ້ວ	RO	0x00	ການເລີ່ມຕົ້ນການເຊື່ອມຕໍ່ HMC ສໍາເລັດແລະກຽມພ້ອມສໍາລັບການຈະລາຈອນ.
3	ຫົວໃຈເຕັ້ນ	RO	0x00	ສະຫຼັບເມື່ອການອອກແບບກຳລັງແລ່ນ.
7:4	ສະຫງວນໄວ້	RO	0x00

ຕາຕະລາງ 2-5: TEST_INITIALIZATION_STATUS ລົງທະບຽນ

ບິດ 0	ຊື່ພາກສະຫນາມ ຊຸດເຄື່ອງກໍາເນີດໂມງ I2C	ປະເພດ RO	ຕັ້ງຄ່າໃໝ່ 0x00	ລາຍລະອຽດ ກຳນົດຄ່າເຄື່ອງກຳເນີດໂມງຢູ່ເທິງກະດານ.
1	ATX PLL ແລະ Transceiver Recalibration ສໍາເລັດ	RO	0x00	ATX PLL ແລະ transceivers ປັບປ່ຽນກັບໂມງປ້ອນຂໍ້ມູນ.
2	I2C HMC ສຳເລັດການຕັ້ງຄ່າ	RO	0x00	ການຕັ້ງຄ່າອຸປະກອນ HMC ຜ່ານ I2C ສຳເລັດແລ້ວ.
3	HMC Link Initialization ສໍາເລັດ	RO	0x00	ການເລີ່ມຕົ້ນການເຊື່ອມຕໍ່ HMC ສໍາເລັດແລະກຽມພ້ອມສໍາລັບການຈະລາຈອນ.
7:4	ສະຫງວນໄວ້	RO	0x00

ຕາຕະລາງ 2-6: PORT_STATUS ລົງທະບຽນ

ບິດ 0	ຊື່ພາກສະຫນາມ ພອດ 0 ຮ້ອງຂໍ OK	ປະເພດ RO	ຕັ້ງຄ່າໃໝ່ 0x00	ລາຍລະອຽດ Port 0 ການສ້າງການຮ້ອງຂໍສໍາເລັດ.
1	ພອດ 0 ຕອບສະໜອງ OK	RO	0x00	ການກວດສອບການຕອບສະໜອງຂອງພອດ 0 ຜ່ານໄປແລ້ວ.
2	ພອດ 1 ຮ້ອງຂໍ OK	RO	0x00	Port 1 ການສ້າງການຮ້ອງຂໍສໍາເລັດ.
3	ພອດ 1 ຕອບສະໜອງ OK	RO	0x00	ການກວດສອບການຕອບສະໜອງຂອງພອດ 1 ຜ່ານໄປແລ້ວ.

ບິດ 4	ຊື່ພາກສະຫນາມ ພອດ 2 ຮ້ອງຂໍ OK	ປະເພດ RO	ຕັ້ງຄ່າໃໝ່ 0x00	ລາຍລະອຽດ Port 2 ການສ້າງການຮ້ອງຂໍສໍາເລັດ.
5	ພອດ 2 ຕອບສະໜອງ OK	RO	0x00	ການກວດສອບການຕອບສະໜອງຂອງພອດ 2 ຜ່ານໄປແລ້ວ.
6	ພອດ 3 ຮ້ອງຂໍ OK	RO	0x00	Port 3 ການສ້າງການຮ້ອງຂໍສໍາເລັດ.
7	ພອດ 4 ຕອບສະໜອງ OK	RO	0x00	ການກວດສອບການຕອບສະໜອງຂອງພອດ 3 ຜ່ານໄປແລ້ວ.

ຂໍ້ມູນເພີ່ມເຕີມ

HMC Controller Design Example ປະຫວັດການທົບທວນຄູ່ມືຜູ້ໃຊ້
ຕາຕະລາງ A-1: ​​ປະຫວັດການດັດແກ້ເອກະສານ
ສະຫຼຸບລັກສະນະໃໝ່ ແລະການປ່ຽນແປງໃນການອອກແບບ example ຄູ່ມືຜູ້ໃຊ້ສໍາລັບຫຼັກ IP Controller HMC.

ວັນທີ	ລຸ້ນ ACDS	ການປ່ຽນແປງ
2016.05.02	16.0	ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ.

ວິທີການຕິດຕໍ່ Intel
ຕາຕະລາງ A-2: ວິທີການຕິດຕໍ່ Intel
ເພື່ອຊອກຫາຂໍ້ມູນລ້າສຸດກ່ຽວກັບຜະລິດຕະພັນ Intel, ເບິ່ງຕາຕະລາງນີ້. ນອກນັ້ນທ່ານຍັງສາມາດຕິດຕໍ່ຫ້ອງການຂາຍ Intel ທ້ອງຖິ່ນຂອງທ່ານຫຼືຕົວແທນຂາຍ.

ຕິດຕໍ່	ວິທີການຕິດຕໍ່	ທີ່ຢູ່
ສະຫນັບສະຫນູນດ້ານວິຊາການ	Webເວັບໄຊ	www.altera.com/support
ການຝຶກອົບຮົມດ້ານວິຊາການ	Webເວັບໄຊ	www.altera.com/training
	ອີເມວ	FPGATraining@intel.com
ວັນນະຄະດີຜະລິດຕະພັນ	Webເວັບໄຊ	www.altera.com/literature
ສະຫນັບສະຫນູນທີ່ບໍ່ແມ່ນດ້ານວິຊາການ: ໂດຍທົ່ວໄປ	ອີເມວ	nacomp@altera.com

ຕິດຕໍ່   ສະຫນັບສະຫນູນທີ່ບໍ່ແມ່ນດ້ານວິຊາການ: ໃບອະນຸຍາດຊອບແວ

ວິທີການຕິດຕໍ່   ອີເມວ

ທີ່ຢູ່   authorization@altera.com

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• authorization@altera.com

ສົນທິສັນຍາ Typographic

ຕາຕະລາງ A-3: ສົນທິສັນຍາ Typographic
ລາຍຊື່ສົນທິສັນຍາການພິມຕົວອັກສອນທີ່ເອກະສານນີ້ໃຊ້

ໄອຄອນ Feedback ອະນຸຍາດໃຫ້ທ່ານສົ່ງຄໍາຕິຊົມໄປຫາ Altera ກ່ຽວກັບເອກະສານ. ວິທີການເກັບກໍາຂໍ້ຄິດເຫັນແຕກຕ່າງກັນຕາມຄວາມເຫມາະສົມສໍາລັບແຕ່ລະເອກະສານ

ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, the Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ແລະ Stratix ຄໍາແລະໂລໂກ້ແມ່ນເຄື່ອງຫມາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍໃນສະຫະລັດແລະ / ຫຼືປະເທດອື່ນໆ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນຕາມການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຖືກແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.
ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ
101 Innovation Drive, San Jose, CA 95134

ອັບເດດຫຼ້າສຸດສໍາລັບ Quartus Prime Design Suite: 16.0
UG-20027
2016.05.02
101 ຂັບລົດປະດິດສ້າງ
San Jose, CA 95134
www.altera.com

ເອກະສານ / ຊັບພະຍາກອນ

ALTERA Arria 10 Hybrid Memory Cube Controller Design Example [pdf] ຄູ່ມືຜູ້ໃຊ້ Arria 10 Hybrid Memory Cube Controller Design Example, Arria 10, Hybrid Memory Cube Controller Design Example, Controller Design Example, ການອອກແບບ Example

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້