ALTERA Arria 10 Hybrid Memory Cube Controller Design Example

Hybrid Memory Cube Controller Design Example Хэрэглэгчийн гарын авлага нь HMC Controller-ийн техник хангамжийн дизайны загвар, ашиглалтын талаархи мэдээллийг өгдөгample. Энэхүү гарын авлагыг Quartus Prime Design Suite 16.0-д зориулж шинэчилсэн бөгөөд хамгийн сүүлд 2 оны 2016-р сарын XNUMX-нд шинэчлэгдсэн.
The Design ExampХурдан эхлүүлэх гарын авлага нь HMC Controller дизайныг эмхэтгэх, загварчлах, үүсгэх, турших талаар алхам алхмаар зааварчилгааг өгдөг.ample. Илүү дэлгэрэнгүйг Зураг 1-1-ээс үзнэ үүview хөгжлийн үе шатуудын тухай.

Дизайн Example Тодорхойлолт

HMC Controller тоног төхөөрөмжийн дизайн өмнөхample нь Board Arria 10 Device, HMC Controller IP Core, Clocks & Reset TX PLLs, Data Path Request Generator and Response Monitor, TX/TX FIFO MAC, RX MAC, Test Avalon-MM Control and LEDs, Controller Status Interface зэрэг төрөл бүрийн бүрэлдэхүүн хэсгүүдийг агуулдаг. , Avalon-MM I 2C Master, Initialization State Machine, TX Lane Swapper, Transceiver x16, RX Lane Swapper, Arria 10 Transceiver дахин тохируулах интерфэйс, HMC төхөөрөмж. эксample дизайн нь HMC охин карттай Arria 10 GX FPGA Development Kit дээр зөв ажиллахын тулд тусгай тохиргоог шаарддаг.

Нэмэлт мэдээлэл

Нэмэлт мэдээлэл хэсэг нь үүсгэсэн дизайны лавлах бүтцийн талаар дэлгэрэнгүй мэдээллийг өгдөгample, хэрэглэгчийн гарын авлагын засварын түүх, гарын авлагад ашигласан хэвлэх дүрэм, дэмжлэг авахын тулд Intel-тэй хэрхэн холбогдож болох талаар.

Бүтээгдэхүүнийг ашиглах заавар

HMC Controller тоног төхөөрөмжийн дизайныг ашиглахын тулд доорх зааврыг дагана ууampле:

1. Дизайныг эмхэтгэх exampсимулятор ашиглан
2. Функциональ симуляци хийх
3. Дизайныг үүсгэнэ үүample
4. Дизайныг эмхэтгэх exampQuartus Prime ашиглаж байна
5. Техник хангамжийн дизайныг турших

Тоног төхөөрөмжийн тохиргоо, туршилтыг анхаарна уу files дизайны хувьд example нь /ex-д байрладагample_design/par, загварчлалын үед files нь /ex-д байрладагample_design/sim.

Hybrid Memory Cube Controller IP цөмийг хэрхэн ашиглахыг ойлгоход тань туслахын тулд үндсэн хэсэг нь загварчлах боломжтой туршилтын тавцан болон техник хангамжийн дизайнтай байдаг.ampэмхэтгэл болон техник хангамжийн туршилтыг дэмждэг le. Та дизайныг үүсгэх үед example, параметр засварлагч автоматаар үүсгэдэг fileТехник хангамжид загварыг загварчлах, эмхэтгэх, туршихад шаардлагатай. Та эмхэтгэсэн дизайныг Intel® Arria® 10 GX FPGA Development Kit-д татаж авах боломжтой.

Холбогдох мэдээлэл
Hybrid Memory Cube Controller IP Core хэрэглэгчийн гарын авлага

Дизайн Example лавлах бүтэц

Техник хангамжийн тохиргоо ба туршилт files (техник хангамжийн дизайн жишээ ньample) -д байрладагample_ design_install_dir>/example_design/par. Симуляци files (зөвхөн симуляцид зориулсан testbench) байрладагample_design_install_dir>/example_design/sim.

Дизайн Example Бүрэлдэхүүн хэсгүүд

HMC Controller тоног төхөөрөмжийн дизайн өмнөхample нь дараахь бүрэлдэхүүн хэсгүүдийг агуулдаг.

• HMC Controller IP цөм нь CDR лавлагаа цагийг 125 МГц болгон тохируулж, RX зураглал болон TX зураглалын анхдагч тохиргоотой.
  Анхаарна уу: Дизайн өмнөхample нь HMC охин карттай Arria 10 GX FPGA Development Kit дээр зөв ажиллахын тулд эдгээр тохиргоог шаарддаг.
• IP цөмийг програмчлах, пакет үүсгэх, шалгах үйл явцыг зохицуулдаг клиент логик.
• JTAG Altera системийн консолтой холбогддог хянагч. Та системийн консолоор дамжуулан үйлчлүүлэгчийн логиктой холбогддог.

Түлхүүрийг жагсаав files хэрэгжүүлдэг эксample testbench.

/src/hmcc_example.sv	Дээд түвшний техник хангамжийн дизайн өмнөхample file.
/sim/hmcc_tb.sv	Дээд түвшний file симуляцийн хувьд.
Testbench скриптүүд Жич: Өгөгдсөн Make-г ашиглана ууfile Эдгээр скриптүүдийг үүсгэх.
/sim/run_vsim.do	Testbench-ийг ажиллуулах ModelSim скрипт.
/sim/run_vcs.sh	Testbench-ийг ажиллуулах Synopsys VCS скрипт.
/sim/run_ncsim.sh	Testbench-ийг ажиллуулах Cadence NCSim скрипт.

Дизайныг бий болгох Example

Зураг 1-5: Жишээ ньampHybrid Memory Cube Controller Parameter Editor доторх Дизайн таб

Arria 10 техник хангамжийн дизайныг үүсгэхийн тулд эдгээр алхмуудыг дагана ууample болон testbench:

1. IP каталогоос (Tools > IP Catalog) Arria 10 зорилтот төхөөрөмжийн бүлгийг сонгоно уу.
2. IP каталогоос Hybrid Memory Cube Controller-ийг олоод сонгоно уу. Шинэ IP өөрчлөлтийн цонх гарч ирнэ.
3. Өөрийнхөө IP хувилбарт дээд түвшний нэрийг зааж өгнө үү. Параметр засварлагч нь IP хувилбарын тохиргоог a-д хадгалдаг file нэрлэсэн .qsys.
4. Та Device талбараас тодорхой Arria 10 төхөөрөмжийг сонгох эсвэл Quartus Prime программ хангамжийн сонгосон үндсэн төхөөрөмжийг хадгалах ёстой.
5. OK дарна уу. IP параметрийн засварлагч гарч ирнэ.
6. IP таб дээр өөрийн IP үндсэн өөрчлөлтийн параметрүүдийг зааж өгнө үү.
7. Экс дээрample Дизайн таб дээрээс дизайны хувьд дараах тохиргоог сонгоно ууampле:
   1. Сонголт хийх дизайны хувьд HMCC Daughter Board сонголтыг сонгоно уу.
   2. Жишээ ньample дизайн Files, Testbench үүсгэхийн тулд Simulation сонголтыг сонгоод, Synthesis сонголтыг сонгоод техник хангамжийн дизайныг үүсгэнэ үү.ample.
   3. Үүсгэсэн HDL форматын хувьд зөвхөн Verilog ашиглах боломжтой.
   4. Зорилтот хөгжлийн иж бүрдэлийн хувьд Arria 10 GX FPGA Development Kit (Production Silicon)-ийг сонго.
      Анхаарна уу: Энэ иж бүрдлийг сонгохдоо техник хангамжийн дизайн өмнөхample таны өмнөх төхөөрөмжийн сонголтыг зорилтот самбар дээрх төхөөрөмжтэй дарж бичнэ. Та дизайныг үүсгэх үед example, Intel Quartus Prime програм хангамж нь Intel-ийг үүсгэдэг
      Quartus Prime төсөл, тохиргоо болон таны сонгосон самбарт зориулсан даалгаврууд. Хэрэв та програм хангамжийг тодорхой самбар руу чиглүүлэхийг хүсэхгүй байгаа бол "Үгүй" гэснийг сонгоно уу.
8. Ex Generate дээр дарна ууample Design товч

Testbench-ийн тухай ойлголт

Altera нь дизайныг санал болгодогampHMC Controller IP цөмтэй. Дизайны өмнөхample нь таны IP цөмийг загварчлах, эмхэтгэх боломжтой. Дизайны өмнөхample нь HMC Controller IP үндсэн testbench шиг симуляцийн функцуудыг гүйцэтгэдэг.
Хэрэв та Ex Generate дээр дарвалample Design HMC Controller параметрийн засварлагч, Quartus Prime программ хангамж нь үзүүлэх туршилтын самбар үүсгэдэг. Параметр засварлагч нь тестийн ширээний хүссэн байршлыг танд санал болгоно.
Туршилтын самбарыг дуурайхын тулд та өөрийн HMC автобусны функциональ загварыг (BFM) өгөх ёстой. Altera нь дизайныг туршиж үздэгampMicron Hybrid Memory Cube BFM бүхий testbench. Testbench нь I2C мастер модулийг агуулдаггүй, учир нь Micron HMC BFM нь дэмждэггүй бөгөөд I2C модулийн тохиргоог шаарддаггүй.
Симуляцийн хувьд testbench нь TX PLL болон өгөгдлийн замын интерфэйсүүдийг удирдаж, дараах дарааллыг гүйцэтгэдэг.

1. HMC BFM-ийг HMC Controller-ийн IP үндсэн өгөгдлийн хурд болон сувгийн өргөнтэй, Хариу өгөх нээлттэй давталтын горимд тохируулна.
2. BFM болон IP цөм хоорондын холбоосыг тогтооно.
3. IP үндсэн дөрвөн порт тус бүрийг BFM-д дөрвөн багц өгөгдөл бичихэд чиглүүлдэг.
4. BFM-ээс өгөгдлийг буцааж уншихын тулд IP цөмийг чиглүүлдэг.
5. Уншсан өгөгдөл нь бичих өгөгдөлтэй тохирч байгаа эсэхийг шалгана.
6. Хэрэв өгөгдөл таарч байвал TEST_PASSED-г харуулна.

Дизайныг дуурайх Example Testbench
Зураг 1-6: Процедур

Туршилтын самбарыг дуурайхын тулд дараах алхмуудыг дагана уу.

1. Тушаалын мөрөнд гэж өөрчилample>/sim лавлах.
2. Скрипт хийх гэж бичнэ үү.
3. Өөрийн симулятороос хамааран дараах командуудын аль нэгийг бичнэ үү.
4. руу view симуляцийн үр дүн:
   1. Дэмжигдсэн гурван симуляторын аль нэгэнд testbench-ийг ажиллуулах үед скрипт нь testbench-ийн дарааллыг гүйцэтгэж, симуляторын үйл ажиллагааг бүртгэдэг.ample лавлах>/жишээ ньample_ design/sim/ .лог. нь "vsim", "ncsim" эсвэл "vcs" юм.
   2. Дэмжигдсэн гурван симуляторын аль нэгэнд testbench-ийг ажиллуулахад скрипт нь долгионы хэлбэрийг үүсгэдэг file. Та make командыг ажиллуулж болно _gui симуляторын тусгай долгионы хэлбэрт долгионы хэлбэрийг ачаалах viewэ.
      руу view долгионы хэлбэр file симулятор дээрээ дараах командуудын аль нэгийг бичнэ үү.

      Симулятор лиценз Ментор график загварSim	Тушаалын мөр vsim_gui хийх	Долгион хэлбэр File <design example лавлах>/жишээ ньample_design/sim/ mentor/hmcc_wf.wlf
      Synopsys Discovery Visual Environment	vcs_gui хийх	<design example лавлах>/жишээ ньample_design/sim/ hmcc_wf.vpd
      Cadence SimVision долгионы хэлбэр	ncsim_gui хийх	<design example лавлах>/жишээ ньample_design/sim/ cadence/hmcc_wf.shm
5. Үр дүнд дүн шинжилгээ хийх. Амжилттай тест нь порт бүрт арван пакет илгээж, хүлээн авах ба Test_PASSED гэсэн гарчигтай.

Удирдах зөвлөлийг тохируулах

Тоног төхөөрөмжийн дизайныг ажиллуулахын тулд самбарыг тохируулна ууample.
Анхаарна уу: Аливаа тохиргоог өөрчлөхөөс өмнө цахилгаан унтраалттай байгаа эсэхийг шалгаарай.

1. Охин карт дээрх DIP шилжүүлэгчийг дараах байдлаар тохируулна уу.
2. Шоо ID 1-г зааж өгөхийн тулд DIP шилжүүлэгчийг SW0 тохируулна уу:
   

   Солих	Чиг үүрэг	Тохиргоо
   1	CUB[0]	Нээлттэй
   2	CUB[1]	Нээлттэй
   3	CUB[2]	Нээлттэй
   4	—	Бүү хайх

Цагийн тохиргоог тохируулахын тулд SW2 DIP шилжүүлэгчийг тохируулна уу:

Солих	Чиг үүрэг	Тохиргоо
1	CLK1_FSEL0	Нээлттэй (125 МГц)
2	CLK1_FSEL1	Нээлттэй (125 МГц)
3	CLK1_SEL	Нээлттэй (Болор)
4	—	Бүү хайх

• Охин картын J10 болон J8 холбогчийг ашиглан HMC охин картыг Arria 10 FPGA Development Kit-д холбоно уу.
• Arria 10 GX FPGA Development Kit дээр холбогчийг тохируулна уу:
• FMC холбогч B-ийн VCCIO тохиргоогоор 8 В-ыг сонгохын тулд J1.5 холбогч дээр шунт нэмнэ.
• FMC холбогч А-д зориулсан VCCIO тохиргоогоор 11 В-ыг сонгохын тулд J1.8 холбогч дээр шунт нэмнэ.

Дизайныг эмхэтгэх, турших Example in Техник хангамж

Техник хангамжийн загвар дээр үзүүлэх тестийг эмхэтгэж ажиллуулахын тулд жишээлбэлample, эдгээр алхмуудыг дагана уу

1. Техник хангамжийн дизайныг баталгаажуулна ууample үе дууссан.
2. Quartus Prime програм хангамжид Quartus Prime төслийг нээнэ үүample_design_install_dir> /жишээ ньample_design/par/hmcc_example.qpf.
3. Эмхэтгэлийн хяналтын самбараас Эмхэтгэх Дизайн (Intel Quartus Prime Pro Edition) дээр дарж эсвэл Боловсруулалт > Эмхэтгэлийг эхлүүлэх (Intel Quartus Prime Standard Edition) дээр дарна уу.
4. .sof үүсгэсний дараа эдгээр алхмуудыг даган техник хангамжийн дизайныг програмчлах болноampArria 10 төхөөрөмж дээрх le:
   1. Tools > Programmer-ыг сонгоно уу.
   2. Программист хэсэгт "Тоног төхөөрөмжийн тохиргоо" дээр дарна уу.
   3. Програмчлалын төхөөрөмжийг сонгоно уу.
   4. Таны Quartus Prime сессийг холбож болох Arria 10 GX FPGA Development Kit-ийг сонгоод нэмнэ үү.
   5. Горимыг J гэж тохируулсан эсэхийг шалгана ууTAG.
   6. Автоматаар илрүүлэхийг товшоод дурын төхөөрөмжийг сонгоно уу.
   7. Arria 10 төхөөрөмж дээр давхар товшино уу.
   8. .sof-г нээнэ үүample_design_install_dir>/example_design/par/output_ files,
      Анхаарна уу: Quartus Prime программ хангамж нь төхөөрөмжийг .sof дахь төхөөрөмж болгон өөрчилдөг.
   9. Өөрийн .sof-той мөрний Хөтөлбөр/Тохиргоо баганын нүдийг чагтална уу.
   10. Start дарна уу.
   11. Програм хангамж нь төхөөрөмжийг техник хангамжийн загвараар тохируулсны дараа жишээ ньample, самбарын LED-ийг ажиглана уу:
       1. Анивчиж буй улаан LED нь дизайн ажиллаж байгааг илтгэнэ.
       2. Улаан анивчсан LED-ийн ойролцоох хоёр ногоон LED нь HMC холбоосыг эхлүүлж, туршилтыг давсан гэсэн үг юм.
       3. Улаан анивчдаг LED-ийн ойролцоо нэг улаан LED нь туршилт амжилтгүй болсон гэсэн үг юм.
   12. Сонголттой. Нэмэлт туршилтын гаралтыг ажиглахын тулд Системийн консолын тестийг ашиглана уу.
       Жич: Загвар дээрх төлөвийн дохиог хянахын тулд системийн консолыг ашиглана ууample самбар нь J-ээр дамжуулан таны компьютерт холбогдсон үедTAG интерфейс. Системийн консол нь алсаас хянах самбарын LED төлөв, алхам бүрийн эхлүүлэх төлөв, порт бүрийн хүсэлт үүсгэгч болон хариу шалгагчийн статусыг харуулдаг. Системийн консол нь тестийг эхлүүлэх эсвэл дахин эхлүүлэх интерфэйсийг өгдөг.
       1. Tools > System Debugging Tools > System Console-г сонгоно уу.
       2. Системийн консол дээр сонгоно уу File > Скриптийг гүйцэтгэх.
       3. -г нээнэ үү file <example_design_install_dir>/example_design/par/sysconsole_ testbench.tcl.
       4. Програм хангамж нь график туршилтын гаралтыг ачаалдаг. Туршилтыг дахин ажиллуулахын тулд Дахин эхлүүлэхийг сонгоно уу.

Дизайныг эмхэтгэх, турших Example in Техник хангамж

Hybrid Memory Cube Controller Design

Дизайн Example Тодорхойлолт

Дизайны өмнөхample нь Hybrid Memory Cube Controller IP цөмийн ажиллагааг харуулж байна. Та өмнөх загвараас загвар гаргаж болноample IP параметрийн засварлагч дахь Hybrid Memory Cube Controller график хэрэглэгчийн интерфэйсийн (GUI) дизайны таб.

Онцлогууд

• HMC охин карт болон HMC тохиргоонд зориулсан I2C мастер болон I2C эхлүүлэх төлөвийн машин
• ATX PLL болон дамжуулагчийн дахин тохируулгын төлөвийн машин
• Хүсэлт үүсгэгч
• Монитор хүсэлт
• Системийн консолын интерфейс

Техник хангамж, програм хангамжийн шаардлага
Altera нь дизайныг туршихын тулд дараах техник хангамж, програм хангамжийг ашигладагampле:

• Intel Quartus Prime програм хангамж
• Системийн консол
• ModelSim-AE, Modelsim-SE, NCsim (зөвхөн Verilog HDL) эсвэл VCS симулятор
• Arria 10 GX FPGA хөгжүүлэлтийн хэрэгсэл
• HMC охин карт

Функциональ тодорхойлолт

Altera нь эмхэтгэхэд бэлэн загвараар хангадагampHMC Controller IP цөмтэй. Энэ загвар нь өмнөхample нь FMC холбогчоор холбогдсон HMC охин карттай Arria 10 GX FPGA Development Kit-ийг онилдог.
Та дизайныг хуучин загвар болгон ашиглаж болноample нь таны IP цөмийг өөрийн дизайнтай зөв холбох эсвэл эхлэлийн загвар болгон өөрийн дизайны шаардлагад тохируулан өөрчилж болно. Дизайны өмнөхample нь I2C мастер модуль, PLL/CDR дахин тохируулгын модуль, нэг гадаад дамжуулагч PLL IP цөм, гүйлгээ үүсгэх, шалгах логикийг агуулдаг. Дизайны өмнөхample нь Micron HMC 15G-SR HMC төхөөрөмж гэж үздэг бөгөөд энэ нь fo юмurlбэхний төхөөрөмж, охин карт дээр. Дизайны өмнөхample нь IP цөмийн нэг жишээг агуулдаг бөгөөд HMC төхөөрөмж дээрх нэг холбоостой холбогддог. Зураг 2-1: HMC Controller Design ExampБлок диаграмм

Arria 10 FPGA-г дизайныг тохируулсны дараа хуучинample, I2C хянагч нь самбар дээрх цагийн генератор болон HMC төхөөрөмжийг тохируулдаг. Шалгалт тохируулж дуусмагц дизайн өмнөхample ATX PLL-ийг тохируулдаг. Ашиглалтын явцад хүсэлт үүсгэгч нь HMC Controller IP цөмийг боловсруулдаг унших, бичих командуудыг үүсгэдэг. Хүсэлтийн монитор нь IP цөмөөс хариултуудыг авч, зөв ​​эсэхийг шалгадаг.

Интерфейсийн дохио
Хүснэгт 2-1: HMC Controller IP Core Design Example дохио

Дохионы нэр clk_50	Чиглэл Оруулах	Өргөн (бит) 1	Тодорхойлолт 50 МГц оролтын цаг.
hssi_refclk	Оруулах	1	HMC болон HMCC IP цөмд зориулсан CDR лавлах цаг.

Дохионы нэр hmc_lxrx	Чиглэл Оруулах	Өргөн (бит) Сувгийн тоо (16 эсвэл 8)	Тодорхойлолт FPGA дамжуулагч хүлээн авах зүү.
hmc_lxtx	Гаралт	Сувгийн тоо (16 эсвэл 8)	FPGA дамжуулагчийн дамжуулах зүү.
hmc_ctrl_lxrxps	Оруулах	1	FPGA дамжуулагчийн эрчим хүчний хэмнэлтийн удирдлага.
hmc_ctrl_lxtxps	Гаралт	1	HMC дамжуулагчийн эрчим хүчний хэмнэлтийн удирдлага.
hmc_ctrl_ferr_n	Оруулах	1	HMC FERR_N гаралт.
hmc_ctrl_p_rst_n	Гаралт	1	HMC P_RST_N оролт.
hmc_ctrl_scl	Хоёр чиглэлтэй	1	HMC I2C тохиргооны цаг.
hmc_ctrl_sda	Хоёр чиглэлтэй	1	HMC I2C тохиргооны өгөгдөл.
fmc0_scl	Гаралт	1	Ашиглагдаагүй. Охин карт дээрх 3.3 V татахаас FPGA I/O тээглүүрийг хамгаалахын тулд бага удирдсан.
fmc0_sda	Гаралт	1	Ашиглагдаагүй. Охин карт дээрх 3.3 V татахаас FPGA I/O тээглүүрийг хамгаалахын тулд бага удирдсан.
дарах товчлуур	Оруулах	1	Товчлуурын оролтыг дахин тохируулахад ашигладаг.
зүрхний цохилт_n	Гаралт	1	Зүрхний цохилтын LED гаралт.
холбоос_init_complete_n	Гаралт	1	Холбоосыг эхлүүлж дууссан LED гаралт.
тест_тэвсэн_n	Гаралт	1	Туршилтанд тэнцсэн LED гаралт.
туршилт_ амжилтгүй_n	Гаралт	1	Туршилт амжилтгүй болсон LED гаралт.

Дизайн Example Бүртгэлийн газрын зураг
Хүснэгт 2-2: HMC Controller IP Core Design Example Бүртгэлийн газрын зураг

Эдгээр бүртгэлд бичих нь дизайныг дахин тохируулна.

Бит 1:0	Талбайн нэр Портын тоо	Төрөл RO	Дахин тохируулах дээрх утга Өөр өөр байдаг	Тодорхойлолт IP үндсэн жишээнд зориулсан портуудын тоо.
7:2	Захиалагдсан	RO	0х00

Хүснэгт 2-4: BOARD_LED-н бүртгэл
Энэхүү бүртгэл нь самбарын LED-ийн төлөвийг илэрхийлдэг

Бит 0	Талбайн нэр Туршилт амжилтгүй боллоо	Төрөл RO	Дахин тохируулах дээрх утга 0х00	Тодорхойлолт Туршилт амжилтгүй болсон.
1	Тест дамжуулсан	RO	0х00	Туршилтад тэнцсэн.
2	HMCC холбоосыг эхлүүлж дууслаа	RO	0х00	HMC холбоосыг эхлүүлж дууссан бөгөөд хөдөлгөөнд бэлэн боллоо.
3	Зүрхний цохилт	RO	0х00	Дизайн ажиллаж байх үед унтраадаг.
7:4	Захиалагдсан	RO	0х00

Хүснэгт 2-5: TEST_INITIALIZATION_STATUS Бүртгүүлэх

Бит 0	Талбайн нэр I2C цаг генераторын багц	Төрөл RO	Дахин тохируулах дээрх утга 0х00	Тодорхойлолт Усан онгоцны цагийн генераторыг тохируулсан.
1	ATX PLL болон Transceiver-ийн дахин тохируулга дууссан	RO	0х00	ATX PLL болон дамжуулагчийг оролтын цаг руу дахин тохируулсан.
2	I2C HMC Тохиргоо дууссан	RO	0х00	I2C дээрх HMC төхөөрөмжийн тохиргоо дууссан.
3	HMC холбоосыг эхлүүлж дууслаа	RO	0х00	HMC холбоосыг эхлүүлж дууссан бөгөөд хөдөлгөөнд бэлэн боллоо.
7:4	Захиалагдсан	RO	0х00

Хүснэгт 2-6: PORT_STATUS Бүртгүүлэх

Бит 0	Талбайн нэр Порт 0 хүсэлтүүд OK	Төрөл RO	Дахин тохируулах дээрх утга 0х00	Тодорхойлолт Порт 0 хүсэлтийг үүсгэж дууслаа.
1	Порт 0 хариулт OK	RO	0х00	Порт 0 хариултыг шалгасан.
2	Порт 1 хүсэлтүүд OK	RO	0х00	Порт 1 хүсэлтийг үүсгэж дууслаа.
3	Порт 1 хариулт OK	RO	0х00	Порт 1 хариултыг шалгасан.

Бит 4	Талбайн нэр Порт 2 хүсэлтүүд OK	Төрөл RO	Дахин тохируулах дээрх утга 0х00	Тодорхойлолт Порт 2 хүсэлтийг үүсгэж дууслаа.
5	Порт 2 хариулт OK	RO	0х00	Порт 2 хариултыг шалгасан.
6	Порт 3 хүсэлтүүд OK	RO	0х00	Порт 3 хүсэлтийг үүсгэж дууслаа.
7	Порт 4 хариулт OK	RO	0х00	Порт 3 хариултыг шалгасан.

Нэмэлт мэдээлэл

HMC Controller Design Example User Guide Revision History
Хүснэгт А-1: Баримт бичгийн засварын түүх
Загварын шинэ боломжууд болон өөрчлөлтүүдийг нэгтгэн дүгнэвampHMC Controller IP цөмд зориулсан хэрэглэгчийн гарын авлага.

Огноо	ACDS хувилбар	Өөрчлөлтүүд
2016.05.02	16.0	Анхны хувилбар.

Intel-тэй хэрхэн холбогдох вэ
Хүснэгт А-2: Intel-тэй хэрхэн холбогдох вэ
Intel-ийн бүтээгдэхүүний талаарх хамгийн сүүлийн үеийн мэдээллийг авахын тулд энэ хүснэгтээс харна уу. Та мөн орон нутгийн Intel-ийн борлуулалтын алба эсвэл худалдааны төлөөлөгчтэй холбогдож болно.

Холбоо барих	Холбоо барих арга	Хаяг
Техникийн дэмжлэг	Webсайт	www.altera.com/support
Техникийн сургалт	Webсайт	www.altera.com/training
	Имэйл	FPGATraining@intel.com
Бүтээгдэхүүний уран зохиол	Webсайт	www.altera.com/literature
Техникийн бус дэмжлэг: ерөнхий	Имэйл	nacomp@altera.com

Холбоо барих   Техникийн бус дэмжлэг: програм хангамжийн лиценз

Холбоо барих арга   Имэйл

Хаяг   authorization@altera.com

Холбогдох мэдээлэл

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• authorization@altera.com

Хэвлэлийн конвенци

Хүснэгт А-3: Хэв бичгийн дүрэм
Энэ баримт бичигт ашигладаг хэвлэх аргачлалуудыг жагсаав

Санал хүсэлтийн дүрс нь танд баримт бичгийн талаар Altera-д санал хүсэлт илгээх боломжийг олгоно. Санал хүсэлтийг цуглуулах арга нь баримт бичиг бүрт тохирсон байдаг

Intel корпораци. Бүх эрх хуулиар хамгаалагдсан. Intel, Intel лого, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus болон Stratix үг, лого нь Intel корпораци эсвэл түүний салбар компаниудын АНУ болон/эсвэл бусад улс дахь худалдааны тэмдэг юм. Intel нь өөрийн FPGA болон хагас дамжуулагч бүтээгдэхүүнүүдээ Intel-ийн стандарт баталгааны дагуу одоогийн техникийн үзүүлэлтүүдэд нийцүүлэн ажиллуулах баталгаа өгдөг боловч ямар ч бүтээгдэхүүн, үйлчилгээнд ямар ч үед мэдэгдэлгүйгээр өөрчлөлт оруулах эрхтэй. Intel нь бичгээр тохиролцсоноос бусад тохиолдолд энд дурдсан аливаа мэдээлэл, бүтээгдэхүүн, үйлчилгээг ашиглах, ашиглахаас үүдэн гарах хариуцлага, хариуцлага хүлээхгүй. Intel-ийн хэрэглэгчид нийтлэгдсэн мэдээлэлд найдах, бүтээгдэхүүн, үйлчилгээний захиалга өгөхөөс өмнө төхөөрөмжийн техникийн үзүүлэлтүүдийн хамгийн сүүлийн хувилбарыг авахыг зөвлөж байна.
Бусад нэр, брэндийг бусдын өмч гэж үзэж болно
101 Innovation Drive, Сан Хосе, CA 95134

Quartus Prime Design Suite-д хамгийн сүүлд шинэчлэгдсэн: 16.0
УГ-20027
2016.05.02
101 инновацийн хөтөч
Сан Хосе, CA 95134
www.altera.com

Баримт бичиг / нөөц

ALTERA Arria 10 Hybrid Memory Cube Controller Design Example [pdf] Хэрэглэгчийн гарын авлага Arria 10 Hybrid Memory Cube Controller Design Example, Arria 10, Hybrid Memory Cube Controller Design Example, Controller Design Example, Design Example

Лавлагаа

• Хэрэглэгчийн гарын авлага