ALTERA Arria 10 Hybrid Memory Cube Controller Design Example

ការរចនាឧបករណ៍បញ្ជាគូបអង្គចងចាំកូនកាត់ Example មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ផ្តល់ព័ត៌មានអំពីការរចនា និងការប្រើប្រាស់នៃការរចនាផ្នែករឹងរបស់ HMC Controller ឧampលេ ការណែនាំត្រូវបានធ្វើបច្ចុប្បន្នភាពសម្រាប់ Quartus Prime Design Suite 16.0 ហើយត្រូវបានធ្វើបច្ចុប្បន្នភាពចុងក្រោយនៅថ្ងៃទី 2 ខែឧសភា ឆ្នាំ 2016។
ការរចនា Example Quick Start Guide ផ្តល់ការណែនាំជាជំហានៗសម្រាប់ការចងក្រង ក្លែងធ្វើ បង្កើត និងសាកល្បងការរចនាឧបករណ៍បញ្ជា HMC ឧ។ampលេ សូមមើលរូបភាព 1-1 សម្រាប់ការបញ្ចប់view នៃជំហានអភិវឌ្ឍន៍។

រចនា Exampការពិពណ៌នា

ការរចនាផ្នែករឹងរបស់ HMC Controller ឧample រួមបញ្ចូលនូវសមាសធាតុជាច្រើនដូចជា Board Arria 10 Device, HMC Controller IP Core, Clocks & Reset TX PLLs, Data Path Request Generator and Response Monitor, TX/TX FIFO MAC, RX MAC, Test Avalon-MM Control និង LEDs, Controller Status Interface , Avalon-MM I 2C Master, Initialization State Machine, TX Lane Swapper, Transceiver x16, RX Lane Swapper, Arria 10 Transceiver Reconfiguration Interface, និងឧបករណ៍ HMC ។ អតីតampការរចនា le ទាមទារការកំណត់ជាក់លាក់ដើម្បីដំណើរការបានត្រឹមត្រូវនៅលើ Arria 10 GX FPGA Development Kit ជាមួយនឹងកាតកូនស្រី HMC ។

ព័ត៌មានបន្ថែម

ផ្នែកព័ត៌មានបន្ថែមផ្តល់នូវព័ត៌មានលម្អិតអំពីរចនាសម្ព័ន្ធថតសម្រាប់ការរចនាដែលបានបង្កើត ឧample, ប្រវត្តិកែប្រែនៃមគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ អនុសញ្ញាវាយអក្សរដែលប្រើក្នុងការណែនាំ និងរបៀបទាក់ទង Intel សម្រាប់ការគាំទ្រ។

ការណែនាំអំពីការប្រើប្រាស់ផលិតផល

អនុវត្តតាមការណែនាំខាងក្រោមដើម្បីប្រើការរចនាផ្នែករឹង HMC Controller exampលេ៖

1. ចងក្រងការរចនា example ដោយប្រើម៉ាស៊ីនក្លែងធ្វើ
2. អនុវត្តការក្លែងធ្វើមុខងារ
3. បង្កើតការរចនា example
4. ចងក្រងការរចនា exampប្រើ Quartus Prime
5. សាកល្បងការរចនាផ្នែករឹង

ចំណាំថាការកំណត់រចនាសម្ព័ន្ធនិងការធ្វើតេស្តផ្នែករឹង files សម្រាប់ការរចនា example មានទីតាំងនៅ /example_design/par ខណៈពេលដែលការក្លែងធ្វើ files មានទីតាំងនៅ /example_design/sim ។

ដើម្បីជួយអ្នកឱ្យយល់ពីរបៀបប្រើស្នូល IP នៃអង្គចងចាំគូបកូនកាត់ ស្នូលមានមុខងារសាកល្បងដែលអាចក្លែងធ្វើបាន និងការរចនាផ្នែករឹង។ample ដែលគាំទ្រការចងក្រង និងការធ្វើតេស្តផ្នែករឹង។ នៅពេលអ្នកបង្កើតការរចនា exampដូច្នេះ កម្មវិធីនិពន្ធប៉ារ៉ាម៉ែត្របង្កើតដោយស្វ័យប្រវត្តិ fileចាំបាច់ដើម្បីក្លែងធ្វើ ចងក្រង និងសាកល្បងការរចនានៅក្នុងផ្នែករឹង។ អ្នកអាចទាញយកការរចនាដែលបានចងក្រងទៅក្នុង Intel® Arria® 10 GX FPGA Development Kit។

ព័ត៌មានពាក់ព័ន្ធ
មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ស្នូល IP របស់ឧបករណ៍បញ្ជា Hybrid Memory Cube

រចនា Example រចនាសម្ព័ន្ធថត

ការកំណត់រចនាសម្ព័ន្ធ និងសាកល្បងផ្នែករឹង files (ការរចនាផ្នែករឹង ឧample) មានទីតាំងនៅample_design_install_dir>/example_design/par ។ ការក្លែងធ្វើ files (testbench សម្រាប់ការក្លែងធ្វើតែប៉ុណ្ណោះ) មានទីតាំងនៅample_design_install_dir>/example_design/sim ។

រចនា Example សមាសភាគ

ការរចនាផ្នែករឹងរបស់ HMC Controller ឧampឡេរួមបញ្ចូលសមាសធាតុដូចខាងក្រោមៈ

• ស្នូល IP ឧបករណ៍បញ្ជា HMC ជាមួយនឹងនាឡិកាយោង CDR កំណត់ទៅ 125 MHz និងជាមួយការកំណត់ផែនទី RX និង TX mapping លំនាំដើម។
  ចំណាំ៖ ឧample ទាមទារការកំណត់ទាំងនេះដើម្បីដំណើរការបានត្រឹមត្រូវនៅលើ Arria 10 GX FPGA Development Kit ជាមួយនឹងកាតកូនស្រី HMC ។
• តក្កវិជ្ជារបស់អតិថិជនដែលសម្របសម្រួលការសរសេរកម្មវិធីនៃស្នូល IP និងការបង្កើតកញ្ចប់ព័ត៌មាន និងការត្រួតពិនិត្យ។
• JTAG ឧបករណ៍បញ្ជាដែលទាក់ទងជាមួយ Altera System Console ។ អ្នកប្រាស្រ័យទាក់ទងជាមួយតក្កវិជ្ជាអតិថិជនតាមរយៈ System Console ។

រាយបញ្ជីគន្លឹះ files ដែលអនុវត្ត exampនៅ​លើ testbench ។

/src/hmcc_example.sv	ការរចនាផ្នែករឹងកម្រិតកំពូល ឧample file.
/sim/hmcc_tb.sv	កម្រិតកំពូល file សម្រាប់ការក្លែងធ្វើ។
ស្គ្រីប Testbench ចំណាំ៖ ប្រើ Make ដែលបានផ្តល់ឱ្យfile ដើម្បីបង្កើតស្គ្រីបទាំងនេះ។
/sim/run_vsim.do	ស្គ្រីប ModelSim ដើម្បីដំណើរការ testbench ។
/sim/run_vcs.sh	ស្គ្រីប Synopsys VCS ដើម្បីដំណើរការ testbench ។
/sim/run_ncsim.sh	ស្គ្រីប Cadence NCSim ដើម្បីដំណើរការ testbench ។

ការបង្កើតការរចនា Example

រូបភាពទី 1-5: ឧample Design Tab នៅក្នុង Hybrid Memory Cube Controller Parameter Editor

អនុវត្តតាមជំហានទាំងនេះដើម្បីបង្កើត Arria 10 hardware design example និង testbench:

1. នៅក្នុងកាតាឡុក IP (ឧបករណ៍ > កាតាឡុក IP) សូមជ្រើសរើសគ្រួសារឧបករណ៍គោលដៅ Arria 10 ។
2. នៅក្នុងកាតាឡុក IP កំណត់ទីតាំង និងជ្រើសរើស Hybrid Memory Cube Controller។ បង្អួចបំរែបំរួល IP ថ្មីលេចឡើង។
3. បញ្ជាក់ឈ្មោះកម្រិតកំពូលសម្រាប់បំរែបំរួល IP ផ្ទាល់ខ្លួនរបស់អ្នក។ កម្មវិធីកែសម្រួលប៉ារ៉ាម៉ែត្ររក្សាទុកការកំណត់បំរែបំរួល IP នៅក្នុង a file មានឈ្មោះ .qsys.
4. អ្នកត្រូវតែជ្រើសរើសឧបករណ៍ Arria 10 ជាក់លាក់នៅក្នុងវាលឧបករណ៍ ឬរក្សាទុកឧបករណ៍លំនាំដើមដែលកម្មវិធី Quartus Prime ជ្រើសរើស។
5. ចុចយល់ព្រម។ កម្មវិធីនិពន្ធប៉ារ៉ាម៉ែត្រ IP លេចឡើង។
6. នៅលើផ្ទាំង IP បញ្ជាក់ប៉ារ៉ាម៉ែត្រសម្រាប់បំរែបំរួលស្នូល IP របស់អ្នក។
7. នៅលើ Exampផ្ទាំង រចនា សូមជ្រើសរើសការកំណត់ខាងក្រោមសម្រាប់ការរចនា ឧampលេ៖
   1. សម្រាប់ Select Design ជ្រើសរើសជម្រើស HMCC Daughter Board។
   2. សម្រាប់ Example រចនា Files ជ្រើសរើសជម្រើស Simulation ដើម្បីបង្កើត testbench ហើយជ្រើសរើសជម្រើស Synthesis ដើម្បីបង្កើត hardware design exampលេ
   3. សម្រាប់ទ្រង់ទ្រាយ HDL ដែលត្រូវបានបង្កើត មានតែ Verilog ប៉ុណ្ណោះដែលអាចប្រើបាន។
   4. សម្រាប់កញ្ចប់អភិវឌ្ឍន៍គោលដៅ សូមជ្រើសរើស Arria 10 GX FPGA Development Kit (Production Silicon)។
      ចំណាំ៖ នៅពេលអ្នកជ្រើសរើសឧបករណ៍នេះ ការរចនាផ្នែករឹង ឧample សរសេរជាន់លើការជ្រើសរើសឧបករណ៍ពីមុនរបស់អ្នកជាមួយនឹងឧបករណ៍នៅលើក្តារគោលដៅ។ នៅពេលអ្នកបង្កើតការរចនា exampដូច្នេះ កម្មវិធី Intel Quartus Prime បង្កើត Intel
      គម្រោង Quartus Prime ការកំណត់ និងការចាត់ចែង pin សម្រាប់ក្តារដែលអ្នកបានជ្រើសរើស។ ប្រសិនបើអ្នកមិនចង់ឱ្យកម្មវិធីកំណត់គោលដៅជាក់លាក់ណាមួយទេ សូមជ្រើសរើស គ្មាន។
8. ចុចបង្កើត Exampប៊ូតុងរចនា

ការយល់ដឹងអំពី Testbench

Altera ផ្តល់នូវការរចនា example ជាមួយស្នូល IP Controller HMC ។ ការរចនា example គឺអាចរកបានទាំងសម្រាប់ការក្លែងធ្វើនៃស្នូល IP របស់អ្នក និងសម្រាប់ការចងក្រង។ ការរចនា example នៅក្នុងមុខងារក្លែងធ្វើជា HMC Controller IP core testbench ។
ប្រសិនបើអ្នកចុចបង្កើត Example ការរចនានៅក្នុងកម្មវិធីនិពន្ធប៉ារ៉ាម៉ែត្រឧបករណ៍បញ្ជា HMC កម្មវិធី Quartus Prime បង្កើតការធ្វើតេស្តសាកល្បង។ កម្មវិធីកែសម្រួលប៉ារ៉ាម៉ែត្ររំលឹកអ្នកសម្រាប់ទីតាំងដែលចង់បាននៃ testbench ។
ដើម្បីក្លែងធ្វើតុល្យការ អ្នកត្រូវតែផ្តល់គំរូមុខងារឡានក្រុង HMC (BFM) ផ្ទាល់ខ្លួនរបស់អ្នក។ Altera សាកល្បងការរចនា example testbench ជាមួយ Micron Hybrid Memory Cube BFM ។ testbench មិនរួមបញ្ចូលម៉ូឌុលមេ I2C ទេ ដោយសារ Micron HMC BFM មិនគាំទ្រ និងមិនត្រូវការការកំណត់រចនាសម្ព័ន្ធដោយម៉ូឌុល I2C ទេ។
ក្នុង​ការ​ក្លែង​ធ្វើ testbench គ្រប់គ្រង TX PLL និង​ចំណុច​ប្រទាក់​ផ្លូវ​ទិន្នន័យ ដើម្បី​អនុវត្ត​លំដាប់​សកម្មភាព​ដូច​ខាង​ក្រោម៖

1. កំណត់រចនាសម្ព័ន្ធ HMC BFM ជាមួយនឹងអត្រាទិន្នន័យស្នូល IP និងទទឹងឆានែលរបស់ HMC Controller នៅក្នុងរបៀប Response Open Loop ។
2. បង្កើតតំណភ្ជាប់រវាង BFM និងស្នូល IP ។
3. ដឹកនាំច្រកទាំងបួនរបស់ IP ស្នូលនីមួយៗដើម្បីសរសេរកញ្ចប់ទិន្នន័យចំនួនបួនទៅកាន់ BFM ។
4. ដឹកនាំស្នូល IP ដើម្បីអានទិន្នន័យពី BFM មកវិញ។
5. ពិនិត្យមើលថាទិន្នន័យដែលបានអានត្រូវគ្នានឹងទិន្នន័យសរសេរ។
6. ប្រសិនបើទិន្នន័យត្រូវគ្នា បង្ហាញ TEST_PASSED ។

ការក្លែងធ្វើការរចនា Exampនៅ Testbench
រូបភាពទី 1-6: នីតិវិធី

សូមអនុវត្តតាមជំហានទាំងនេះ ដើម្បីក្លែងធ្វើតុល្យការ៖

1. នៅ​បន្ទាត់​ពាក្យ​បញ្ជា ផ្លាស់​ប្តូ​រ​ទៅample>/sim directory ។
2. វាយបង្កើតស្គ្រីប។
3. វាយពាក្យបញ្ជាមួយក្នុងចំណោមពាក្យបញ្ជាខាងក្រោម អាស្រ័យលើម៉ាស៊ីនក្លែងធ្វើរបស់អ្នក៖
4. ទៅ view លទ្ធផលក្លែងធ្វើ៖
   1. នៅពេលអ្នកដំណើរការ testbench នៅក្នុងកម្មវិធីក្លែងធ្វើដែលបានគាំទ្រណាមួយ ស្គ្រីបនឹងដំណើរការលំដាប់ testbench ហើយកត់ត្រាសកម្មភាពក្លែងធ្វើនៅក្នុងampថតឯកសារ>/ឧample_design/sim/ .កំណត់ហេតុ។ គឺ "vsim", "ncsim" ឬ "vcs" ។
   2. នៅពេលអ្នកដំណើរការ testbench នៅក្នុងកម្មវិធីត្រាប់តាមដែលគាំទ្រទាំងបី ស្គ្រីបនឹងបង្កើតទម្រង់រលក file. អ្នកអាចដំណើរការពាក្យបញ្ជាបង្កើត _gui ដើម្បីផ្ទុកទម្រង់រលកក្នុងទម្រង់រលកជាក់លាក់របស់ម៉ាស៊ីនក្លែងធ្វើ viewអេ
      ទៅ view ទម្រង់រលក file នៅក្នុងកម្មវិធីក្លែងធ្វើរបស់អ្នក វាយពាក្យបញ្ជាមួយក្នុងចំនោមពាក្យបញ្ជាខាងក្រោម៖

      អាជ្ញាប័ណ្ណ Simulator អ្នកណែនាំក្រាហ្វិក ModelSim	បន្ទាត់ពាក្យបញ្ជា បង្កើត vsim_gui	ទម្រង់រលក File <design exampថតឯកសារ >/ ឧample_design/sim/ mentor/hmcc_wf.wlf
      Synopsys Discovery Visual Environment	បង្កើត vcs_gui	<design exampថតឯកសារ >/ ឧample_design/sim/ hmcc_wf.vpd
      Cadence SimVision Waveform	បង្កើត ncsim_gui	<design exampថតឯកសារ >/ ឧample_design/sim/ cadence/hmcc_wf.shm
5. វិភាគលទ្ធផល។ Testbench ជោគជ័យផ្ញើ និងទទួលកញ្ចប់ដប់ក្នុងមួយច្រក ហើយបង្ហាញ Test_PASSED"

ការដំឡើងក្រុមប្រឹក្សាភិបាល

ដំឡើងបន្ទះដើម្បីដំណើរការការរចនាផ្នែករឹង ឧampលេ
ចំណាំ៖ សូមប្រាកដថាថាមពលត្រូវបានបិទ មុនពេលអ្នកផ្លាស់ប្តូរការកំណត់ណាមួយ។

1. កំណត់កុងតាក់ DIP នៅលើកាតកូនស្រីដូចខាងក្រោម៖
2. កំណត់កុងតាក់ DIP SW1 ដើម្បីចង្អុលបង្ហាញលេខសម្គាល់គូប 0៖
   

   ប្តូរ	មុខងារ	ការកំណត់
   1	CUB[0]	បើក
   2	CUB[1]	បើក
   3	CUB[2]	បើក
   4	—	កុំខ្វល់

កំណត់កុងតាក់ DIP SW2 ដើម្បីបញ្ជាក់ការកំណត់នាឡិកា៖

ប្តូរ	មុខងារ	ការកំណត់
1	CLK1_FSEL0	បើក (125 MHz)
2	CLK1_FSEL1	បើក (125 MHz)
3	CLK1_SEL	បើក (គ្រីស្តាល់)
4	—	កុំខ្វល់

• ភ្ជាប់កាតកូនស្រី HMC ទៅឧបករណ៍អភិវឌ្ឍន៍ Arria 10 FPGA ដោយប្រើឧបករណ៍ភ្ជាប់ J8 និង J10 របស់កាតកូនស្រី។
• កំណត់ jumpers នៅលើ Arria 10 GX FPGA Development Kit៖
• បន្ថែម shunts ទៅ J8 jumper ដើម្បីជ្រើសរើស 1.5 V ជាការកំណត់ VCCIO សម្រាប់ FMC connector B ។
• បន្ថែម shunts ទៅ J11 jumper ដើម្បីជ្រើសរើស 1.8 V ជាការកំណត់ VCCIO សម្រាប់ FMC connector A.

ការចងក្រង និងសាកល្បងការរចនា Example ក្នុង Hardware

ដើម្បីចងក្រង និងដំណើរការការធ្វើតេស្តបង្ហាញលើការរចនាផ្នែករឹង ឧampដូច្នេះ សូមអនុវត្តតាមជំហានទាំងនេះ

1. ធានាការរចនាផ្នែករឹង ឧampជំនាន់​នេះ​បាន​បញ្ចប់។
2. នៅក្នុងកម្មវិធី Quartus Prime សូមបើកគម្រោង Quartus Primeample_design_install_dir> /example_design/par/hmcc_example.qpf ។
3. នៅក្នុងផ្ទាំងគ្រប់គ្រងការចងក្រង សូមចុច Compile Design (Intel Quartus Prime Pro Edition) ឬជ្រើសរើស ដំណើរការ > Start Compilation (Intel Quartus Prime Standard Edition)។
4. បន្ទាប់ពីអ្នកបង្កើត .sof សូមអនុវត្តតាមជំហានទាំងនេះ ដើម្បីរៀបចំកម្មវិធីរចនាផ្នែករឹងample នៅលើឧបករណ៍ Arria 10៖
   1. ជ្រើសរើស ឧបករណ៍ > អ្នកសរសេរកម្មវិធី។
   2. នៅក្នុង Programmer ចុច Hardware Setup។
   3. ជ្រើសរើសឧបករណ៍សរសេរកម្មវិធី។
   4. ជ្រើសរើស និងបន្ថែម Arria 10 GX FPGA Development Kit ដែលវគ្គ Quartus Prime របស់អ្នកអាចភ្ជាប់បាន។
   5. ត្រូវប្រាកដថារបៀបត្រូវបានកំណត់ទៅ JTAG.
   6. ចុច Auto Detect ហើយជ្រើសរើសឧបករណ៍ណាមួយ។
   7. ចុចពីរដងលើឧបករណ៍ Arria 10។
   8. បើក .sof inample_design_install_dir>/example_design/par/output_ files,
      ចំណាំ៖ កម្មវិធី Quartus Prime ផ្លាស់ប្តូរឧបករណ៍ទៅជាឧបករណ៍មួយនៅក្នុង .sof ។
   9. នៅក្នុងជួរជាមួយ .sof របស់អ្នក សូមធីកប្រអប់ក្នុងជួរឈរ កម្មវិធី/កំណត់រចនាសម្ព័ន្ធ។
   10. ចុចចាប់ផ្តើម។
   11. បន្ទាប់ពីកម្មវិធីកំណត់រចនាសម្ព័ន្ធឧបករណ៍ជាមួយនឹងការរចនាផ្នែករឹង exampសូមមើល បន្ទះ LEDs:
       1. ភ្លើង LED ពណ៌ក្រហមភ្លឹបភ្លែតៗបង្ហាញថាការរចនាកំពុងដំណើរការ។
       2. អំពូល LED ពណ៌បៃតងពីរនៅជិត LED ភ្លឹបភ្លែតៗពណ៌ក្រហមបង្ហាញថាតំណភ្ជាប់ HMC ត្រូវបានចាប់ផ្តើម ហើយការធ្វើតេស្តបានឆ្លងកាត់។
       3. អំពូល LED ពណ៌ក្រហមមួយនៅជិត LED ភ្លឹបភ្លែតៗ បង្ហាញថាការសាកល្បងបរាជ័យ។
   12. ស្រេចចិត្ត។ ប្រើប្រព័ន្ធសាកល្បងកុងសូលដើម្បីសង្កេតមើលលទ្ធផលតេស្តបន្ថែម។
       ចំណាំ៖ ប្រើ System Console ដើម្បីតាមដានសញ្ញាស្ថានភាពនៅក្នុងការរចនា example នៅពេលដែលបន្ទះត្រូវបានភ្ជាប់ទៅកុំព្យូទ័ររបស់អ្នកតាមរយៈ JTAG ចំណុចប្រទាក់។ កុងសូលប្រព័ន្ធបង្ហាញស្ថានភាព LED របស់ក្រុមប្រឹក្សាភិបាលសម្រាប់ការត្រួតពិនិត្យពីចម្ងាយ ស្ថានភាពចាប់ផ្តើមសម្រាប់ជំហាននីមួយៗ និងស្ថានភាពនៃម៉ាស៊ីនភ្លើងសំណើ និងឧបករណ៍ពិនិត្យការឆ្លើយតបរបស់ច្រកនីមួយៗ។ កុងសូលប្រព័ន្ធក៏ផ្តល់នូវចំណុចប្រទាក់ដើម្បីចាប់ផ្តើម ឬចាប់ផ្តើមការសាកល្បងឡើងវិញផងដែរ។
       1. ជ្រើសរើស ឧបករណ៍ > ឧបករណ៍បំបាត់កំហុសប្រព័ន្ធ > កុងសូលប្រព័ន្ធ។
       2. នៅក្នុង System Console សូមជ្រើសរើស File > ប្រតិបត្តិស្គ្រីប។
       3. បើក file <ឧample_design_install_dir>/example_design/par/sysconsole_ testbench.tcl ។
       4. កម្មវិធីផ្ទុកលទ្ធផលតេស្តក្រាហ្វិក។ ជ្រើសរើស ចាប់ផ្តើមឡើងវិញ ដើម្បីដំណើរការការធ្វើតេស្តម្តងទៀត។

ការចងក្រង និងសាកល្បងការរចនា Example ក្នុង Hardware

ការរចនាឧបករណ៍បញ្ជាគូបមេម៉ូរីកូនកាត់

រចនា Exampការពិពណ៌នា

ការរចនា example បង្ហាញពីមុខងាររបស់ Hybrid Memory Cube Controller IP core ។ អ្នកអាចបង្កើតការរចនាពី Example ផ្ទាំងរចនានៃ Hybrid Memory Cube Controller ចំណុចប្រទាក់អ្នកប្រើក្រាហ្វិក (GUI) នៅក្នុងកម្មវិធីនិពន្ធប៉ារ៉ាម៉ែត្រ IP ។

លក្ខណៈពិសេស

• មេ I2C និងម៉ាស៊ីនរដ្ឋចាប់ផ្តើម I2C សម្រាប់កាតកូនស្រី HMC និងការកំណត់រចនាសម្ព័ន្ធ HMC
• ATX PLL និងម៉ាស៊ីនបញ្ជូនសារឡើងវិញរដ្ឋ
• ស្នើសុំម៉ាស៊ីនភ្លើង
• ស្នើសុំម៉ូនីទ័រ
• ចំណុចប្រទាក់ប្រព័ន្ធកុងសូល។

តម្រូវការផ្នែករឹង និងកម្មវិធី
Altera ប្រើផ្នែករឹង និងកម្មវិធីខាងក្រោមដើម្បីសាកល្បងការរចនា exampលេ៖

• កម្មវិធី Intel Quartus Prime
• កុងសូលប្រព័ន្ធ
• ModelSim-AE, Modelsim-SE, NCsim (Verilog HDL តែប៉ុណ្ណោះ) ឬ VCS simulator
• កញ្ចប់អភិវឌ្ឍន៍ Arria 10 GX FPGA
• កាតកូនស្រី HMC

ការពិពណ៌នាមុខងារ

Altera ផ្តល់នូវការរចនាដែលត្រៀមរួចជាស្រេចចងក្រង ឧample ជាមួយស្នូល IP Controller HMC ។ ការរចនានេះ example កំណត់គោលដៅឧបករណ៍អភិវឌ្ឍន៍ Arria 10 GX FPGA ជាមួយនឹងកាតកូនស្រី HMC ដែលភ្ជាប់តាមរយៈឧបករណ៍ភ្ជាប់ FMC ។
អ្នកអាចប្រើការរចនាជាអតីតample សម្រាប់ការតភ្ជាប់ត្រឹមត្រូវនៃស្នូល IP របស់អ្នកទៅនឹងការរចនារបស់អ្នក ឬជាការរចនាចាប់ផ្តើម អ្នកអាចប្ដូរតាមបំណងសម្រាប់តម្រូវការការរចនាផ្ទាល់ខ្លួនរបស់អ្នក។ ការរចនា example រួមបញ្ចូលម៉ូឌុលមេ I2C ម៉ូឌុលគណនាឡើងវិញ PLL/CDR ឧបករណ៍បញ្ជូនខាងក្រៅមួយ PLL IP ស្នូល និងតក្កវិជ្ជាដើម្បីបង្កើត និងពិនិត្យមើលប្រតិបត្តិការ។ ការរចនា example សន្មតថាឧបករណ៍ Micron HMC 15G-SR HMC ដែលជា fourlឧបករណ៍ទឹកថ្នាំនៅលើកាតកូនស្រី។ ការរចនា example រួមបញ្ចូលឧទាហរណ៍មួយនៃស្នូល IP និងភ្ជាប់ទៅតំណតែមួយនៅលើឧបករណ៍ HMC ។ រូបភាពទី 2-1៖ HMC Controller Design Exampដ្យាក្រាមប្លុក

បន្ទាប់ពីអ្នកកំណត់រចនាសម្ព័ន្ធ Arria 10 FPGA ជាមួយនឹងការរចនា exampដូច្នេះ ឧបករណ៍បញ្ជា I2C កំណត់រចនាសម្ព័ន្ធម៉ាស៊ីនភ្លើងនាឡិកានៅលើយន្តហោះ និងឧបករណ៍ HMC ។ នៅពេលដែលការក្រិតតាមខ្នាតបានបញ្ចប់ ការរចនា example calibrate ATX PLL ។ កំឡុងពេលប្រតិបត្តិការ ម៉ាស៊ីនបង្កើតសំណើបង្កើតពាក្យបញ្ជាអាន និងសរសេរដែលស្នូល IP របស់ HMC Controller បន្ទាប់មកដំណើរការ។ ម៉ូនីទ័រសំណើចាប់យកការឆ្លើយតបពីស្នូល IP ហើយពិនិត្យមើលភាពត្រឹមត្រូវ។

សញ្ញាចំណុចប្រទាក់
តារាង 2-1៖ ឧបករណ៍បញ្ជា HMC IP Core Design Example សញ្ញា

ឈ្មោះសញ្ញា clk_50	ទិសដៅ បញ្ចូល	ទទឹង (ប៊ីត) 1	ការពិពណ៌នា នាឡិកាបញ្ចូល 50 MHz ។
hssi_refclk	បញ្ចូល	1	នាឡិកាយោង CDR សម្រាប់ HMC និង HMCC IP ស្នូល។

ឈ្មោះសញ្ញា hmc_lxrx	ទិសដៅ បញ្ចូល	ទទឹង (ប៊ីត) ចំនួនឆានែល (16 ឬ ៨)	ការពិពណ៌នា ឧបករណ៍បញ្ជូន FPGA ទទួលម្ជុល។
hmc_lxtx	ទិន្នផល	ចំនួនឆានែល (16 ឬ ៨)	ម្ជុលបញ្ជូនឧបករណ៍បញ្ជូន FPGA ។
hmc_ctrl_lxrxps	បញ្ចូល	1	ការគ្រប់គ្រងការរក្សាទុកថាមពល FPGA transceiver ។
hmc_ctrl_lxtxps	ទិន្នផល	1	ការគ្រប់គ្រងការរក្សាទុកថាមពលឧបករណ៍បញ្ជូន HMC ។
hmc_ctrl_ferr_n	បញ្ចូល	1	លទ្ធផល HMC FERR_N ។
hmc_ctrl_p_rst_n	ទិន្នផល	1	ការបញ្ចូល HMC P_RST_N ។
hmc_ctrl_scl	ទ្វេទិស	1	នាឡិកាកំណត់រចនាសម្ព័ន្ធ HMC I2C ។
hmc_ctrl_sda	ទ្វេទិស	1	ទិន្នន័យកំណត់រចនាសម្ព័ន្ធ HMC I2C ។
fmc0_scl	ទិន្នផល	1	មិនបានប្រើ។ ជំរុញឱ្យទាបដើម្បីការពារម្ជុល FPGA I/O ពីការទាញ 3.3 V នៅលើកាតកូនស្រី។
fmc0_sda	ទិន្នផល	1	មិនបានប្រើ។ ជំរុញឱ្យទាបដើម្បីការពារម្ជុល FPGA I/O ពីការទាញ 3.3 V នៅលើកាតកូនស្រី។
ចុច​ប៊ូតុង	បញ្ចូល	1	ការបញ្ចូលប៊ូតុងរុញប្រើសម្រាប់កំណត់ឡើងវិញ។
heart_beat_n	ទិន្នផល	1	ទិន្នផល LED ចង្វាក់បេះដូង។
link_init_complete_n	ទិន្នផល	1	ការចាប់ផ្តើមភ្ជាប់លទ្ធផល LED ពេញលេញ។
test_passed_n	ទិន្នផល	1	ការធ្វើតេស្តបានឆ្លងកាត់លទ្ធផល LED ។
test_failed_n	ទិន្នផល	1	ការធ្វើតេស្តលទ្ធផល LED បានបរាជ័យ។

រចនា Example ចុះឈ្មោះផែនទី
តារាង 2-2៖ ឧបករណ៍បញ្ជា HMC IP Core Design Example ចុះឈ្មោះផែនទី

ការសរសេរទៅកាន់ការចុះឈ្មោះទាំងនេះកំណត់ការរចនាឡើងវិញ។

ប៊ីត ១៦:៩	ឈ្មោះវាល ចំនួនច្រក	ប្រភេទ RO	តម្លៃកំណត់ឡើងវិញ ប្រែប្រួល	ការពិពណ៌នា ចំនួនច្រកសម្រាប់ឧទាហរណ៍ស្នូល IP ។
១៦:៩	កក់ទុក	RO	0x00

តារាង 2-4៖ BOARD_LEDs ចុះឈ្មោះ
ការចុះឈ្មោះនេះឆ្លុះបញ្ចាំងពីស្ថានភាពនៃ LEDs របស់ក្រុមប្រឹក្សាភិបាល

ប៊ីត 0	ឈ្មោះវាល ការសាកល្បងបានបរាជ័យ	ប្រភេទ RO	តម្លៃកំណត់ឡើងវិញ 0x00	ការពិពណ៌នា ការសាកល្បងបានបរាជ័យ។
1	ការធ្វើតេស្តបានឆ្លងកាត់	RO	0x00	ការធ្វើតេស្តបានឆ្លងកាត់។
2	ការ​ចាប់ផ្ដើម​តំណ HMCC បាន​បញ្ចប់	RO	0x00	ការចាប់ផ្តើមភ្ជាប់ HMC បានបញ្ចប់ និងរួចរាល់សម្រាប់ចរាចរណ៍។
3	ចង្វាក់បេះដូង	RO	0x00	បិទបើកនៅពេលដែលការរចនាកំពុងដំណើរការ។
១៦:៩	កក់ទុក	RO	0x00

តារាង 2-5៖ ចុះឈ្មោះ TEST_INITIALIZATION_STATUS

ប៊ីត 0	ឈ្មោះវាល សំណុំម៉ាស៊ីនភ្លើងនាឡិកា I2C	ប្រភេទ RO	តម្លៃកំណត់ឡើងវិញ 0x00	ការពិពណ៌នា បានកំណត់រចនាសម្ព័ន្ធម៉ាស៊ីនភ្លើងនាឡិកានៅលើយន្តហោះ។
1	ការកែតម្រូវ ATX PLL និង Transceiver Recalibration បានបញ្ចប់	RO	0x00	ATX PLL និង transceivers បានក្រិតតាមទ្រនិចនាឡិកាបញ្ចូលឡើងវិញ។
2	I2C HMC ការកំណត់រចនាសម្ព័ន្ធបានបញ្ចប់	RO	0x00	ការកំណត់រចនាសម្ព័ន្ធឧបករណ៍ HMC លើ I2C បានបញ្ចប់។
3	HMC Link Initialization បានបញ្ចប់	RO	0x00	ការចាប់ផ្តើមភ្ជាប់ HMC បានបញ្ចប់ និងរួចរាល់សម្រាប់ចរាចរណ៍។
១៦:៩	កក់ទុក	RO	0x00

តារាង 2-6៖ ចុះឈ្មោះ PORT_STATUS

ប៊ីត 0	ឈ្មោះវាល ច្រក 0 ស្នើសុំយល់ព្រម	ប្រភេទ RO	តម្លៃកំណត់ឡើងវិញ 0x00	ការពិពណ៌នា ការបង្កើតសំណើច្រក 0 បានបញ្ចប់។
1	ច្រក 0 ឆ្លើយតបយល់ព្រម	RO	0x00	ការត្រួតពិនិត្យការឆ្លើយតបច្រក 0 បានឆ្លងកាត់។
2	ច្រក 1 ស្នើសុំយល់ព្រម	RO	0x00	ការបង្កើតសំណើច្រក 1 បានបញ្ចប់។
3	ច្រក 1 ឆ្លើយតបយល់ព្រម	RO	0x00	ការត្រួតពិនិត្យការឆ្លើយតបច្រក 1 បានឆ្លងកាត់។

ប៊ីត 4	ឈ្មោះវាល ច្រក 2 ស្នើសុំយល់ព្រម	ប្រភេទ RO	តម្លៃកំណត់ឡើងវិញ 0x00	ការពិពណ៌នា ការបង្កើតសំណើច្រក 2 បានបញ្ចប់។
5	ច្រក 2 ឆ្លើយតបយល់ព្រម	RO	0x00	ការត្រួតពិនិត្យការឆ្លើយតបច្រក 2 បានឆ្លងកាត់។
6	ច្រក 3 ស្នើសុំយល់ព្រម	RO	0x00	ការបង្កើតសំណើច្រក 3 បានបញ្ចប់។
7	ច្រក 4 ឆ្លើយតបយល់ព្រម	RO	0x00	ការត្រួតពិនិត្យការឆ្លើយតបច្រក 3 បានឆ្លងកាត់។

ព័ត៌មានបន្ថែម

ការរចនាឧបករណ៍បញ្ជា HMC Example ប្រវត្តិការកែប្រែមគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់
តារាង ក-១៖ ប្រវត្តិនៃការកែប្រែឯកសារ
សង្ខេបលក្ខណៈពិសេសថ្មី និងការផ្លាស់ប្តូរនៅក្នុងការរចនា exampការណែនាំអ្នកប្រើប្រាស់សម្រាប់ស្នូល IP របស់ឧបករណ៍បញ្ជា HMC ។

កាលបរិច្ឆេទ	កំណែ ACDS	ការផ្លាស់ប្តូរ
2016.05.02	16.0	ការចេញផ្សាយដំបូង។

របៀបទាក់ទងក្រុមហ៊ុន Intel
តារាង A-2: របៀបទាក់ទង Intel
ដើម្បីកំណត់ទីតាំងព័ត៌មានចុងក្រោយបំផុតអំពីផលិតផល Intel សូមមើលតារាងនេះ។ អ្នកក៏អាចទាក់ទងការិយាល័យលក់ Intel ក្នុងតំបន់របស់អ្នក ឬតំណាងផ្នែកលក់ផងដែរ។

ទំនាក់ទំនង	វិធីសាស្រ្តទំនាក់ទំនង	អាស័យដ្ឋាន
ជំនួយបច្ចេកទេស	Webគេហទំព័រ	www.altera.com/support
ការបណ្តុះបណ្តាលបច្ចេកទេស	Webគេហទំព័រ	www.altera.com/training
	អ៊ីមែល	FPGATraining@intel.com
អក្សរសិល្ប៍ផលិតផល	Webគេហទំព័រ	www.altera.com/literature
ការគាំទ្រមិនមែនបច្ចេកទេស៖ ទូទៅ	អ៊ីមែល	nacomp@altera.com

ទំនាក់ទំនង   ការគាំទ្រមិនមែនបច្ចេកទេស៖ អាជ្ញាប័ណ្ណកម្មវិធី

វិធីសាស្រ្តទំនាក់ទំនង   អ៊ីមែល

អាស័យដ្ឋាន   authorization@altera.com

ព័ត៌មានពាក់ព័ន្ធ

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• authorization@altera.com

អនុសញ្ញាអក្សរសាស្ត្រ

តារាង A-3៖ អនុសញ្ញាអក្សរសាស្ត្រ
រាយបញ្ជីអនុសញ្ញាវាយអក្សរដែលឯកសារនេះប្រើ

រូបតំណាងមតិកែលម្អអនុញ្ញាតឱ្យអ្នកបញ្ជូនមតិកែលម្អទៅ Altera អំពីឯកសារ។ វិធីសាស្រ្តក្នុងការប្រមូលមតិកែលម្អប្រែប្រួលទៅតាមភាពសមស្របសម្រាប់ឯកសារនីមួយៗ

សាជីវកម្ម Intel ។ រក្សា​រ​សិទ្ធ​គ្រប់យ៉ាង។ Intel, ស្លាកសញ្ញា Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus និង Stratix ពាក្យ និងនិមិត្តសញ្ញាគឺជាពាណិជ្ជសញ្ញារបស់សាជីវកម្ម Intel ឬក្រុមហ៊ុនបុត្រសម្ព័ន្ធរបស់ខ្លួននៅសហរដ្ឋអាមេរិក និង/ឬប្រទេសផ្សេងទៀត។ Intel ធានាការអនុវត្តផលិតផល FPGA និង semiconductor របស់ខ្លួនទៅនឹងលក្ខណៈបច្ចេកទេសបច្ចុប្បន្នស្របតាមការធានាស្តង់ដាររបស់ Intel ប៉ុន្តែរក្សាសិទ្ធិក្នុងការផ្លាស់ប្តូរផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។ Intel សន្មត់ថាគ្មានទំនួលខុសត្រូវ ឬការទទួលខុសត្រូវដែលកើតចេញពីកម្មវិធី ឬការប្រើប្រាស់ព័ត៌មាន ផលិតផល ឬសេវាកម្មណាមួយដែលបានពិពណ៌នានៅទីនេះ លើកលែងតែមានការយល់ព្រមជាលាយលក្ខណ៍អក្សរដោយ Intel ។ អតិថិជនរបស់ Intel ត្រូវបានណែនាំឱ្យទទួលបានកំណែចុងក្រោយបំផុតនៃលក្ខណៈបច្ចេកទេសឧបករណ៍ មុនពេលពឹងផ្អែកលើព័ត៌មានដែលបានបោះពុម្ពផ្សាយណាមួយ និងមុនពេលធ្វើការបញ្ជាទិញផលិតផល ឬសេវាកម្ម។
ឈ្មោះ និងម៉ាកផ្សេងទៀតអាចត្រូវបានអះអាងថាជាកម្មសិទ្ធិរបស់អ្នកដទៃ
101 Innovation Drive, San Jose, CA 95134

បានធ្វើបច្ចុប្បន្នភាពចុងក្រោយសម្រាប់ Quartus Prime Design Suite: 16.0
UG-០៦
2016.05.02
២៣៤៨ ដ្រាយច្នៃប្រឌិត
San Jose, CA 95134
www.altera.com

ឯកសារ/ធនធាន

ALTERA Arria 10 Hybrid Memory Cube Controller Design Example [pdf] ការណែនាំអ្នកប្រើប្រាស់ Arria 10 Hybrid Memory Cube Controller Design Example, Arria 10, Hybrid Memory Cube Controller Design Example, Controller Design Example, Design Example

ឯកសារយោង

• សៀវភៅណែនាំអ្នកប្រើប្រាស់