ALTERA Arria 10 Hybrid Memory Cube Controller Design Example

ჰიბრიდული მეხსიერების კუბის კონტროლერის დიზაინი მაგample მომხმარებლის სახელმძღვანელო შეიცავს ინფორმაციას HMC Controller-ის ტექნიკის დიზაინის დიზაინისა და გამოყენების შესახებ, მაგampლე. სახელმძღვანელო განახლებულია Quartus Prime Design Suite 16.0-ისთვის და ბოლოს განახლდა 2 წლის 2016 მაისს.
დიზაინი მაგample Quick Start Guide გთავაზობთ ნაბიჯ-ნაბიჯ ინსტრუქციებს HMC Controller-ის დიზაინის შედგენის, სიმულაციის, გენერირებისა და ტესტირებისთვის.ampლე. ზევით იხილეთ სურათი 1-1view განვითარების საფეხურებზე.

დიზაინი მაგampდა აღწერა

HMC Controller ტექნიკის დიზაინი exampშეიცავს სხვადასხვა კომპონენტს, როგორიცაა Board Arria 10 მოწყობილობა, HMC კონტროლერის IP Core, საათები და გადატვირთვა TX PLL, მონაცემთა ბილიკის მოთხოვნის გენერატორი და პასუხის მონიტორი, TX/TX FIFO MAC, RX MAC, ტესტი Avalon-MM კონტროლი და LED-ები, კონტროლერის სტატუსის ინტერფეისი. , Avalon-MM I 2C Master, Initialization State Machine, TX Lane Swapper, Transceiver x16, RX Lane Swapper, Arria 10 Transceiver Reconfiguration Interface და HMC Device. ყოფილმაampდიზაინი მოითხოვს სპეციფიკურ პარამეტრებს, რათა სწორად იმუშაოს Arria 10 GX FPGA განვითარების კომპლექტზე HMC ქალიშვილის ბარათით.

დამატებითი ინფორმაცია

დამატებითი ინფორმაციის განყოფილებაში მოცემულია დეტალები გენერირებული დიზაინის დირექტორიის სტრუქტურის შესახებ, მაგample, მომხმარებლის სახელმძღვანელოს გადასინჯვის ისტორია, სახელმძღვანელოში გამოყენებული ტიპოგრაფიული კონვენციები და როგორ დაუკავშირდეთ Intel-ს მხარდაჭერისთვის.

პროდუქტის გამოყენების ინსტრუქცია

მიჰყევით ქვემოთ მოცემულ ინსტრუქციას HMC Controller-ის ტექნიკის დიზაინის გამოსაყენებლად, მაგampლე:

1. შეადგინეთ დიზაინი ყოფილიampსიმულატორის გამოყენებით
2. შეასრულეთ ფუნქციური სიმულაცია
3. შექმენით დიზაინი example
4. შეადგინეთ დიზაინი ყოფილიampQuartus Prime-ის გამოყენებით
5. შეამოწმეთ აპარატურის დიზაინი

გაითვალისწინეთ, რომ ტექნიკის კონფიგურაცია და ტესტი files დიზაინისთვის მაგample მდებარეობს /example_design/par, ხოლო სიმულაცია files მდებარეობს /example_design/sim.

იმის გასაგებად, თუ როგორ გამოიყენოთ ჰიბრიდული მეხსიერების კუბი კონტროლერის IP ბირთვი, ბირთვს აქვს სიმულაციური ტესტის მაგიდა და ტექნიკის დიზაინი.ample რომელიც მხარს უჭერს კომპილაციას და ტექნიკის ტესტირებას. როდესაც თქვენ გენერირებთ დიზაინს ყოფილიample, პარამეტრის რედაქტორი ავტომატურად ქმნის fileაუცილებელია დიზაინის სიმულაცია, შედგენა და ტესტირება აპარატურაში. თქვენ შეგიძლიათ ჩამოტვირთოთ შედგენილი დიზაინი Intel® Arria® 10 GX FPGA განვითარების კომპლექტში.

დაკავშირებული ინფორმაცია
Hybrid Memory Cube Controller IP Core მომხმარებლის სახელმძღვანელო

დიზაინი მაგampდირექტორიის სტრუქტურა

ტექნიკის კონფიგურაცია და ტესტი files (ტექნიკის დიზაინი მაგampლე) მდებარეობს ქample_ design_install_dir>/example_design/პარ. სიმულაცია files (ტესტი მხოლოდ სიმულაციისთვის) მდებარეობსample_design_install_dir>/example_design/sim.

დიზაინი მაგampკომპონენტები

HMC Controller ტექნიკის დიზაინი example მოიცავს შემდეგ კომპონენტებს:

• HMC Controller IP ბირთვი CDR საცნობარო საათით დაყენებული 125 MHz-ზე და ნაგულისხმევი RX რუკების და TX რუკების პარამეტრებით.
  შენიშვნა: დიზაინი ყოფილიampმოითხოვს ამ პარამეტრების სწორად მუშაობას Arria 10 GX FPGA განვითარების კომპლექტზე HMC ქალიშვილის ბარათით.
• კლიენტის ლოგიკა, რომელიც კოორდინაციას უწევს IP ბირთვის პროგრამირებას და პაკეტის გენერირებას და შემოწმებას.
• JTAG კონტროლერი, რომელიც ურთიერთობს Altera System Console-თან. თქვენ დაუკავშირდით კლიენტის ლოგიკას სისტემის კონსოლის მეშვეობით.

ჩამოთვლის გასაღებს fileს რომ ახორციელებენ ყოფილიample testbench.

/src/hmcc_exampლე.სვ	უმაღლესი დონის ტექნიკის დიზაინი მაგample file.
/sim/hmcc_tb.sv	უმაღლესი დონის file სიმულაციისთვის.
Testbench სკრიპტები შენიშვნა: გამოიყენეთ მოწოდებული მარკაfile ამ სკრიპტების გენერირებისთვის.
/sim/run_vsim.do	ModelSim-ის სკრიპტი ტესტის მაგიდაზე გასაშვებად.
/sim/run_vcs.sh	Synopsys VCS სკრიპტი საცდელ მაგიდაზე გასაშვებად.
/sim/run_ncsim.sh	Cadence NCSim სკრიპტი საცდელ მაგიდაზე გასაშვებად.

დიზაინის გენერირება Example

სურათი 1-5: მაგampდიზაინის ჩანართი ჰიბრიდული მეხსიერების კუბის კონტროლერის პარამეტრის რედაქტორში

მიჰყევით ამ ნაბიჯებს Arria 10 ტექნიკის დიზაინის გენერირებისთვისample და testbench:

1. IP კატალოგში (Tools > IP Catalog) აირჩიეთ Arria 10 სამიზნე მოწყობილობების ოჯახი.
2. IP კატალოგში იპოვნეთ და აირჩიეთ Hybrid Memory Cube Controller. გამოჩნდება ახალი IP ვარიაციის ფანჯარა.
3. მიუთითეთ უმაღლესი დონის სახელი თქვენი ინდივიდუალური IP ვარიაციისთვის. პარამეტრის რედაქტორი ინახავს IP ვარიაციის პარამეტრებს a file დაასახელა .qsys.
4. თქვენ უნდა აირჩიოთ კონკრეტული Arria 10 მოწყობილობა Device ველში, ან შეინახოთ ნაგულისხმევი მოწყობილობა, რომელსაც Quartus Prime პროგრამული უზრუნველყოფა ირჩევს.
5. დააწკაპუნეთ OK. გამოჩნდება IP პარამეტრის რედაქტორი.
6. IP ჩანართზე მიუთითეთ თქვენი IP ბირთვის ვარიაციის პარამეტრები.
7. ყოფილზეampდიზაინის ჩანართი, აირჩიეთ შემდეგი პარამეტრები დიზაინისთვის მაგampლე:
   1. დიზაინის არჩევისთვის აირჩიეთ HMCC Daughter Board ვარიანტი.
   2. მაგample დიზაინი Files, აირჩიეთ Simulation ოფცია ტესტის ადგილის გენერირებისთვის და აირჩიეთ Synthesis ვარიანტი ტექნიკის დიზაინის გენერირებისთვის.ampლე.
   3. გენერირებული HDL ფორმატისთვის ხელმისაწვდომია მხოლოდ Verilog.
   4. სამიზნე განვითარების ნაკრებისთვის აირჩიეთ Arria 10 GX FPGA განვითარების ნაკრები (წარმოების სილიკონი).
      შენიშვნა: როდესაც ირჩევთ ამ კომპლექტს, ტექნიკის დიზაინი მაგample გადაწერს თქვენი წინა მოწყობილობის არჩეულ მოწყობილობას სამიზნე დაფაზე. როდესაც თქვენ გენერირებთ დიზაინს ყოფილიampასევე, Intel Quartus Prime პროგრამული უზრუნველყოფა ქმნის Intel
      Quartus Prime პროექტი, დაყენება და დავალებები თქვენ მიერ არჩეული დაფისთვის. თუ არ გსურთ, რომ პროგრამულმა პროგრამამ მიზანმიმართული იყოს კონკრეტული დაფა, აირჩიეთ არცერთი.
8. დააჭირეთ Generate Exampდიზაინის ღილაკი

ტესტის სკალის გაგება

Altera გთავაზობთ დიზაინს ყოფილიample HMC Controller IP ბირთვით. დიზაინი მაგample ხელმისაწვდომია როგორც თქვენი IP ბირთვის სიმულაციისთვის, ასევე კომპილაციისთვის. დიზაინი მაგampსიმულაციაში ფუნქციონირებს როგორც HMC Controller IP core testbench.
თუ დააწკაპუნებთ Generate ExampHMC Controller-ის პარამეტრების რედაქტორში დიზაინი, Quartus Prime პროგრამული უზრუნველყოფა წარმოქმნის საჩვენებელ ტესტს. პარამეტრის რედაქტორი მოგთხოვთ სატესტო მაგიდის სასურველ ადგილს.
ტესტის მაგიდის სიმულაციისთვის, თქვენ უნდა მიაწოდოთ თქვენი საკუთარი HMC ავტობუსის ფუნქციონალური მოდელი (BFM). Altera ამოწმებს დიზაინს მაგampსატესტო მაგიდა Micron Hybrid Memory Cube BFM-ით. ტესტის მაგიდა არ შეიცავს I2C მთავარ მოდულს, რადგან Micron HMC BFM არ უჭერს მხარს და არ საჭიროებს კონფიგურაციას I2C მოდულის მიერ.
სიმულაციისას, ტესტის მაგიდა აკონტროლებს TX PLL-ს და მონაცემთა ბილიკის ინტერფეისებს მოქმედებების შემდეგი თანმიმდევრობის შესასრულებლად:

1. აკონფიგურირებს HMC BFM-ს HMC Controller IP-ის ძირითადი მონაცემთა სიჩქარით და არხის სიგანეზე, რეაგირების ღია მარყუჟის რეჟიმში.
2. ადგენს კავშირს BFM-სა და IP ბირთვს შორის.
3. ხელმძღვანელობს IP ბირთვის ოთხივე პორტს, რომ ჩაწეროს მონაცემთა ოთხი პაკეტი BFM-ში.
4. მიმართავს IP ბირთვს BFM-დან მონაცემების წასაკითხად.
5. ამოწმებს, რომ წაკითხული მონაცემები ემთხვევა ჩაწერის მონაცემებს.
6. თუ მონაცემები ემთხვევა, აჩვენებს TEST_PASSED.

დიზაინის სიმულაცია მაგample Testbench
სურათი 1-6: პროცედურა

მიჰყევით ამ ნაბიჯებს ტესტის მაგიდის სიმულაციისთვის:

1. ბრძანების ხაზში შეცვალეთample>/sim დირექტორია.
2. ჩაწერეთ make სკრიპტები.
3. ჩაწერეთ შემდეგი ბრძანებებიდან ერთ-ერთი, თქვენი სიმულატორიდან გამომდინარე:
4. რომ view სიმულაციის შედეგები:
   1. როდესაც აწარმოებთ testbench-ს სამი მხარდაჭერილი სიმულატორიდან რომელიმეში, სკრიპტი ახორციელებს testbench-ის თანმიმდევრობას და აღრიცხავს სიმულატორის აქტივობასample დირექტორია>/example_ design/sim/ .ლოგი. არის "vsim", "ncsim" ან "vcs".
   2. როდესაც თქვენ აწარმოებთ ტესტის მაგიდას სამი მხარდაჭერილი სიმულატორიდან რომელიმეში, სკრიპტი წარმოქმნის ტალღის ფორმას file. შეგიძლიათ გაუშვათ ბრძანება make _gui ტალღის ჩატვირთვა სიმულატორის სპეციფიკურ ტალღურ ფორმაში viewეჰ.
      რომ view ტალღის ფორმა file თქვენს სიმულატორში ჩაწერეთ შემდეგი ბრძანებებიდან ერთ-ერთი:

      სიმულატორის ლიცენზია მენტორი გრაფიკა ModelSim	ბრძანების ხაზი გააკეთე vsim_gui	ტალღის ფორმა File <design example დირექტორია>/მაგample_design/sim/ mentor/hmcc_wf.wlf
      Synopsys Discovery Visual Environment	გააკეთეთ vcs_gui	<design example დირექტორია>/მაგample_design/sim/ hmcc_wf.vpd
      Cadence SimVision ტალღის ფორმა	გააკეთე ncsim_gui	<design example დირექტორია>/მაგample_design/sim/ cadence/hmcc_wf.shm
5. გაანალიზეთ შედეგები. წარმატებული ტესტის მაგიდა აგზავნის და იღებს ათ პაკეტს თითო პორტში და აჩვენებს Test_PASSED”

საბჭოს შექმნა

დააყენეთ დაფა ტექნიკის დიზაინის გასაშვებად, მაგampლე.
შენიშვნა: დარწმუნდით, რომ დენი გამორთულია, სანამ პარამეტრებს შეცვლით.

1. დააყენეთ DIP კონცენტრატორები ქალიშვილ ბარათზე შემდეგნაირად:
2. დააყენეთ DIP გადამრთველი SW1 კუბის ID 0-ის მითითებისთვის:
   

   გადართვა	ფუნქცია	დაყენება
   1	CUB[0]	გახსენით
   2	CUB[1]	გახსენით
   3	CUB[2]	გახსენით
   4	—	არ იდარდო

დააყენეთ DIP გადამრთველი SW2 საათის პარამეტრების დასაზუსტებლად:

გადართვა	ფუნქცია	დაყენება
1	CLK1_FSEL0	ღია (125 MHz)
2	CLK1_FSEL1	ღია (125 MHz)
3	CLK1_SEL	ღია (კრისტალი)
4	—	არ იდარდო

• შეაერთეთ HMC ქალიშვილი ბარათი Arria 10 FPGA განვითარების ნაკრების ქალიშვილის ბარათის J8 და J10 კონექტორების გამოყენებით.
• დააყენეთ მხტუნავები Arria 10 GX FPGA განვითარების კომპლექტზე:
• დაამატეთ შუნტი J8 ჯუმპერს, რათა აირჩიოთ 1.5 ვ, როგორც VCCIO პარამეტრი FMC კონექტორისთვის B.
• დაამატეთ შუნტები J11 ჯუმპერს, რათა აირჩიოთ 1.8 ვ, როგორც VCCIO პარამეტრი FMC კონექტორისთვის A.

დიზაინის შედგენა და ტესტირება მაგample Hardware-ში

ტექნიკის დიზაინზე საჩვენებელი ტესტის შედგენა და გაშვება მაგampმიჰყევით ამ ნაბიჯებს

1. უზრუნველყოს ტექნიკის დიზაინი მაგampთაობა დასრულებულია.
2. Quartus Prime პროგრამულ უზრუნველყოფაში გახსენით Quartus Prime პროექტიample_design_install_dir> /example_design/par/hmcc_example.qpf.
3. კომპილაციის Dashboard-ში დააწკაპუნეთ Compile Design (Intel Quartus Prime Pro Edition) ან აირჩიეთ Processing > Start Compilation (Intel Quartus Prime Standard Edition).
4. .sof-ის გენერირების შემდეგ მიჰყევით ამ ნაბიჯებს ტექნიკის დიზაინის დასაპროგრამებლად მაგample Arria 10 მოწყობილობაზე:
   1. აირჩიეთ ინსტრუმენტები > პროგრამისტი.
   2. პროგრამისტში დააჭირეთ Hardware Setup.
   3. აირჩიეთ პროგრამირების მოწყობილობა.
   4. აირჩიეთ და დაამატეთ Arria 10 GX FPGA განვითარების ნაკრები, რომელსაც შეუძლია თქვენი Quartus Prime სესიის დაკავშირება.
   5. დარწმუნდით, რომ რეჟიმი დაყენებულია JTAG.
   6. დააწკაპუნეთ Auto Detect-ზე და აირჩიეთ ნებისმიერი მოწყობილობა.
   7. ორჯერ დააწკაპუნეთ Arria 10 მოწყობილობაზე.
   8. გახსენით დივანიample_design_install_dir>/example_design/par/output_ files,
      შენიშვნა: Quartus Prime პროგრამული უზრუნველყოფა ცვლის მოწყობილობას .sof-ში.
   9. თქვენი .sof-ის მწკრივში მონიშნეთ ველი პროგრამა/კონფიგურაცია სვეტში.
   10. დააწკაპუნეთ დაწყება.
   11. მას შემდეგ, რაც პროგრამული უზრუნველყოფა დააკონფიგურირებს მოწყობილობას ტექნიკის დიზაინით, მაგampდააკვირდით დაფის LED-ებს:
       1. მოციმციმე წითელი LED მიუთითებს, რომ დიზაინი მუშაობს.
       2. წითელი მოციმციმე LED-ის მახლობლად ორი მწვანე LED მიუთითებს, რომ HMC ბმული ინიციალიზებულია და ტესტი ჩაბარებულია.
       3. ერთი წითელი LED წითელ მოციმციმე LED-თან ახლოს ნიშნავს, რომ ტესტი ვერ მოხერხდა.
   12. სურვილისამებრ. გამოიყენეთ System Console testbench დამატებითი ტესტის გამოსავლის დასაკვირვებლად.
       შენიშვნა: გამოიყენეთ სისტემის კონსოლი დიზაინში სტატუსის სიგნალების მონიტორინგისთვის მაგampროდესაც დაფა უკავშირდება თქვენს კომპიუტერს J-ის საშუალებითTAG ინტერფეისი. სისტემის კონსოლი აჩვენებს დაფის LED სტატუსს დისტანციური მონიტორინგისთვის, ინიციალიზაციის სტატუსს თითოეული ნაბიჯისთვის და თითოეული პორტის მოთხოვნის გენერატორისა და პასუხის შემმოწმებლის სტატუსს. სისტემის კონსოლი ასევე უზრუნველყოფს ინტერფეისს ტესტის დასაწყებად ან ხელახლა დასაწყებად.
       1. აირჩიეთ ინსტრუმენტები > სისტემის გამართვის ინსტრუმენტები > სისტემის კონსოლი.
       2. სისტემის კონსოლში აირჩიეთ File > სკრიპტის შესრულება.
       3. გახსენით file <example_design_install_dir>/example_design/par/sysconsole_ testbench.tcl.
       4. პროგრამული უზრუნველყოფა იტვირთება გრაფიკული ტესტის გამომავალი. ტესტის ხელახლა გასაშვებად აირჩიეთ ხელახლა დაწყება.

დიზაინის შედგენა და ტესტირება მაგample Hardware-ში

ჰიბრიდული მეხსიერების კუბის კონტროლერის დიზაინი

დიზაინი მაგampდა აღწერა

დიზაინი მაგample აჩვენებს ჰიბრიდული მეხსიერების კუბის კონტროლერის IP ბირთვის ფუნქციონირებას. თქვენ შეგიძლიათ შექმნათ დიზაინი Exampჰიბრიდული მეხსიერების კუბის კონტროლერის გრაფიკული მომხმარებლის ინტერფეისის (GUI) დიზაინის ჩანართი IP პარამეტრის რედაქტორში.

მახასიათებლები

• I2C სამაგისტრო და I2C ინიციალიზაციის მდგომარეობის აპარატი HMC ქალიშვილი ბარათისთვის და HMC კონფიგურაციისთვის
• ATX PLL და გადამცემის რეკალიბრაციის მდგომარეობის მანქანა
• მოთხოვნის გენერატორი
• მონიტორის მოთხოვნა
• სისტემის კონსოლის ინტერფეისი

ტექნიკისა და პროგრამული უზრუნველყოფის მოთხოვნები
Altera იყენებს შემდეგ აპარატურასა და პროგრამულ უზრუნველყოფას დიზაინის შესამოწმებლადampლე:

• Intel Quartus Prime პროგრამული უზრუნველყოფა
• სისტემის კონსოლი
• ModelSim-AE, Modelsim-SE, NCsim (მხოლოდ Verilog HDL) ან VCS სიმულატორი
• Arria 10 GX FPGA განვითარების ნაკრები
• HMC ქალიშვილის ბარათი

ფუნქციური აღწერა

Altera გთავაზობთ კომპილაციისთვის მზა დიზაინს მაგample HMC Controller IP ბირთვით. ეს დიზაინი მაგampმიზნად ისახავს Arria 10 GX FPGA განვითარების ნაკრების HMC ქალიშვილის ბარათით, რომელიც დაკავშირებულია FMC კონექტორებით.
თქვენ შეგიძლიათ გამოიყენოთ დიზაინი, როგორც ყოფილიampთქვენი IP ბირთვის თქვენს დიზაინთან სწორი დასაკავშირებლად, ან როგორც დამწყებ დიზაინს შეგიძლიათ დააკონფიგურიროთ თქვენი დიზაინის მოთხოვნებისთვის. დიზაინი მაგample მოიცავს I2C მთავარ მოდულს, PLL/CDR ხელახალი კალიბრაციის მოდულს, ერთ გარე გადამცემის PLL IP ბირთვს და ტრანზაქციების გენერირებისა და შემოწმების ლოგიკას. დიზაინი მაგample ვარაუდობს Micron HMC 15G-SR HMC მოწყობილობას, რომელიც არის fourlმელნის მოწყობილობა, ქალიშვილის ბარათზე. დიზაინი მაგample მოიცავს IP ბირთვის ერთ ინსტანციას და უკავშირდება HMC მოწყობილობის ერთ ბმულს. სურათი 2-1: HMC კონტროლერის დიზაინი მაგampბლოკის დიაგრამა

მას შემდეგ რაც დააკონფიგურირებთ Arria 10 FPGA-ს დიზაინით exampასევე, I2C კონტროლერი აკონფიგურირებს ბორტ საათის გენერატორებს და HMC მოწყობილობას. როდესაც დაკალიბრება დასრულდება, დიზაინი მაგampაკალიბრებს ATX PLL. ოპერაციის დროს, მოთხოვნის გენერატორი წარმოქმნის წაკითხვისა და ჩაწერის ბრძანებებს, რომლებსაც შემდეგ ამუშავებს HMC Controller IP ბირთვი. მოთხოვნის მონიტორი იჭერს პასუხებს IP ბირთვიდან და ამოწმებს მათ სისწორეს.

ინტერფეისის სიგნალები
ცხრილი 2-1: HMC კონტროლერის IP ბირთვის დიზაინი მაგampსიგნალები

სიგნალის სახელი clk_50	მიმართულება შეყვანა	სიგანე (ბიტი) 1	აღწერა 50 MHz შეყვანის საათი.
hssi_refclk	შეყვანა	1	CDR საცნობარო საათი HMC და HMCC IP ბირთვისთვის.

სიგნალის სახელი hmc_lxrx	მიმართულება შეყვანა	სიგანე (ბიტი) არხების რაოდენობა (16 ან 8)	აღწერა FPGA გადამცემი იღებს ქინძისთავებს.
hmc_lxtx	გამომავალი	არხების რაოდენობა (16 ან 8)	FPGA გადამცემის გადაცემის ქინძისთავები.
hmc_ctrl_lxrxps	შეყვანა	1	FPGA გადამცემის ენერგიის დაზოგვის კონტროლი.
hmc_ctrl_lxtxps	გამომავალი	1	HMC გადამცემის ენერგიის დაზოგვის კონტროლი.
hmc_ctrl_ferr_n	შეყვანა	1	HMC FERR_N გამომავალი.
hmc_ctrl_p_rst_n	გამომავალი	1	HMC P_RST_N შეყვანა.
hmc_ctrl_scl	ორმხრივი	1	HMC I2C კონფიგურაციის საათი.
hmc_ctrl_sda	ორმხრივი	1	HMC I2C კონფიგურაციის მონაცემები.
fmc0_scl	გამომავალი	1	გამოუყენებელი. მოძრაობს დაბალზე, რათა დაიცვას FPGA I/O ქინძისთავები ქალიშვილის ბარათზე 3.3 ვ ძაბვის აწევისგან.
fmc0_sda	გამომავალი	1	გამოუყენებელი. მოძრაობს დაბალზე, რათა დაიცვას FPGA I/O ქინძისთავები ქალიშვილის ბარათზე 3.3 ვ ძაბვის აწევისგან.
დააჭირეთ_ღილაკს	შეყვანა	1	დააჭირეთ ღილაკის შეყვანა, რომელიც გამოიყენება გადატვირთვისთვის.
გულისცემა_ნ	გამომავალი	1	გულისცემის LED გამომავალი.
link_init_complete_n	გამომავალი	1	ბმული ინიციალიზაციის სრული LED გამომავალი.
ტესტი_გავლილი_ნ	გამომავალი	1	ტესტი გაიარა LED გამომავალი.
test_failed_n	გამომავალი	1	ტესტირება წარუმატებელი LED გამომავალი.

დიზაინი მაგample რეგისტრაცია რუკა
ცხრილი 2-2: HMC კონტროლერის IP ბირთვის დიზაინი მაგample რეგისტრაცია რუკა

ამ რეესტრებში ჩაწერა აღადგენს დიზაინს.

ბიტები 1:0	ველის სახელი პორტის რაოდენობა	ტიპი RO	ღირებულება გადატვირთვისას ცვალებადია	აღწერა პორტების რაოდენობა IP ძირითადი ინსტანციისთვის.
7:2	დაცულია	RO	0x00

ცხრილი 2-4: BOARD_LED-ების რეგისტრაცია
ეს რეესტრი ასახავს დაფის LED-ების სტატუსს

ბიტები 0	ველის სახელი ტესტი ჩაიშალა	ტიპი RO	ღირებულება გადატვირთვისას 0x00	აღწერა ტესტი ჩაიშალა.
1	ტესტი ჩააბარა	RO	0x00	ტესტი ჩააბარა.
2	HMCC ბმულის ინიციალიზაცია დასრულებულია	RO	0x00	HMC ბმულის ინიციალიზაცია დასრულებულია და მზად არის ტრაფიკისთვის.
3	გულისცემა	RO	0x00	ირთვება, როდესაც დიზაინი მუშაობს.
7:4	დაცულია	RO	0x00

ცხრილი 2-5: TEST_INITIALIZATION_STATUS რეგისტრაცია

ბიტები 0	ველის სახელი I2C საათის გენერატორის ნაკრები	ტიპი RO	ღირებულება გადატვირთვისას 0x00	აღწერა ბორტ საათის გენერატორები კონფიგურირებულია.
1	ATX PLL და გადამცემის რეკალიბრაცია დასრულებულია	RO	0x00	ATX PLL და გადამცემები ხელახლა კალიბრირებულია შეყვანის საათზე.
2	I2C HMC კონფიგურაცია დასრულებულია	RO	0x00	HMC მოწყობილობის კონფიგურაცია I2C-ზე დასრულებულია.
3	HMC ბმულის ინიციალიზაცია დასრულებულია	RO	0x00	HMC ბმულის ინიციალიზაცია დასრულებულია და მზად არის ტრაფიკისთვის.
7:4	დაცულია	RO	0x00

ცხრილი 2-6: PORT_STATUS რეგისტრაცია

ბიტები 0	ველის სახელი პორტი 0 ითხოვს OK	ტიპი RO	ღირებულება გადატვირთვისას 0x00	აღწერა 0 პორტის მოთხოვნის შექმნა დასრულებულია.
1	პორტი 0 პასუხები OK	RO	0x00	0 პორტის პასუხის შემოწმება გაიარა.
2	პორტი 1 ითხოვს OK	RO	0x00	1 პორტის მოთხოვნის შექმნა დასრულებულია.
3	პორტი 1 პასუხები OK	RO	0x00	1 პორტის პასუხის შემოწმება გაიარა.

ბიტები 4	ველის სახელი პორტი 2 ითხოვს OK	ტიპი RO	ღირებულება გადატვირთვისას 0x00	აღწერა 2 პორტის მოთხოვნის შექმნა დასრულებულია.
5	პორტი 2 პასუხები OK	RO	0x00	2 პორტის პასუხის შემოწმება გაიარა.
6	პორტი 3 ითხოვს OK	RO	0x00	3 პორტის მოთხოვნის შექმნა დასრულებულია.
7	პორტი 4 პასუხები OK	RO	0x00	3 პორტის პასუხის შემოწმება გაიარა.

დამატებითი ინფორმაცია

HMC Controller Design Example მომხმარებლის სახელმძღვანელო გადასინჯვის ისტორია
ცხრილი A-1: ​​დოკუმენტის შესწორების ისტორია
აჯამებს ახალ მახასიათებლებს და ცვლილებებს დიზაინში, მაგampმომხმარებლის სახელმძღვანელო HMC Controller IP ბირთვისთვის.

თარიღი	ACDS ვერსია	ცვლილებები
2016.05.02	16.0	თავდაპირველი გამოშვება.

როგორ დავუკავშირდეთ Intel
ცხრილი A-2: როგორ დავუკავშირდეთ Intel
Intel-ის პროდუქტების შესახებ უახლესი ინფორმაციის სანახავად იხილეთ ეს ცხრილი. ასევე შეგიძლიათ დაუკავშირდეთ Intel-ის ადგილობრივ გაყიდვების ოფისს ან გაყიდვების წარმომადგენელს.

კონტაქტი	საკონტაქტო მეთოდი	მისამართი
ტექნიკური მხარდაჭერა	Webსაიტი	www.altera.com/support
ტექნიკური მომზადება	Webსაიტი	www.altera.com/training
	ელფოსტა	FPGATraining@intel.com
პროდუქტის ლიტერატურა	Webსაიტი	www.altera.com/literature
არატექნიკური მხარდაჭერა: ზოგადი	ელფოსტა	nacomp@altera.com

კონტაქტი   არატექნიკური მხარდაჭერა: პროგრამული უზრუნველყოფის ლიცენზირება

საკონტაქტო მეთოდი   ელფოსტა

მისამართი   autorization@altera.com

დაკავშირებული ინფორმაცია

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• autorization@altera.com

ტიპოგრაფიული კონვენციები

ცხრილი A-3: ტიპოგრაფიული კონვენციები
ჩამოთვლილია ტიპოგრაფიული კონვენციები, რომლებსაც ეს დოკუმენტი იყენებს

გამოხმაურების ხატულა საშუალებას გაძლევთ წარუდგინოთ გამოხმაურება Altera-ს დოკუმენტის შესახებ. გამოხმაურების შეგროვების მეთოდები განსხვავდება თითოეული დოკუმენტისთვის

ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus და Stratix სიტყვები და ლოგოები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები აშშ-ში და/ან სხვა ქვეყნებში. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე.
სხვა სახელები და ბრენდები შეიძლება მოითხოვონ, როგორც სხვების საკუთრება
101 Innovation Drive, San Jose, CA 95134

ბოლოს განახლდა Quartus Prime Design Suite-ისთვის: 16.0
UG-20027წ
2016.05.02
101 ინოვაციური დრაივი
სან ხოსე, CA 95134
www.altera.com

დოკუმენტები / რესურსები

ALTERA Arria 10 Hybrid Memory Cube Controller Design Example [pdf] მომხმარებლის სახელმძღვანელო Arria 10 Hybrid Memory Cube Controller Design Example, Arria 10, Hybrid Memory Cube Controller Design Example, Controller Design Example, Design Example

ცნობები

• მომხმარებლის სახელმძღვანელო