אַלטעראַ אַריאַ 10 היבריד זכּרון קובע קאָנטראָללער פּלאַן עקסample
די היבריד זכּרון קובע קאָנטראָללער פּלאַן עקסampדער באַניצער גייד גיט אינפֿאָרמאַציע וועגן די פּלאַן און באַניץ פון די HMC קאָנטראָללער ייַזנוואַרג פּלאַן, למשלample. דער פירער איז דערהייַנטיקט פֿאַר Quartus Prime Design Suite 16.0 און איז לעצטנס דערהייַנטיקט אויף מאי 2, 2016.
די פּלאַן עקסampדער שנעל אָנהייב גייד גיט שריט-פֿאַר-שריט ינסטראַקשאַנז פֿאַר קאַמפּיילינג, סימיאַלייטינג, דזשענערייטינג און טעסטינג די HMC קאָנטראָללער פּלאַן עקס.ample. אָפּשיקן צו פיגורע 1-1 פֿאַר אַן איבערבליקview פון די אַנטוויקלונג סטעפּס.
פּלאַן עקסampדי באַשרייַבונג
די HMC קאָנטראָללער ייַזנוואַרג פּלאַן עקסampדי כולל פאַרשידן קאַמפּאָונאַנץ אַזאַ ווי באָרד אַרריאַ 10 מיטל, HMC קאָנטראָללער IP קאָר, קלאַקס & באַשטעטיק TX PLLs, דאַטאַ פּאַט ריקוועסט גענעראַטאָר און ענטפער מאָניטאָר, TX/TX FIFO MAC, RX MAC, Test Avalon-MM קאָנטראָל און לעדס, קאָנטראָללער סטאַטוס צובינד , Avalon-MM I 2C האר, יניטיאַליזאַטיאָן שטאַט מאַשין, TX Lane Swapper, Transceiver x16, RX Lane Swapper, Arria 10 Transceiver Reconfiguration Interface און HMC Device. די עקסampדער פּלאַן ריקווייערז ספּעציפיש סעטטינגס צו אַרבעטן רעכט אויף די Arria 10 GX FPGA אנטוויקלונג קיט מיט די HMC טאָכטער קאָרט.
נאָך אינפֿאָרמאַציע
די נאָך אינפֿאָרמאַציע אָפּטיילונג גיט דעטאַילס וועגן די וועגווייַזער סטרוקטור פֿאַר די דזשענערייטאַד פּלאַן עקסample, די רעוויזיע געשיכטע פון די באַניצער פירער, טיפּאָגראַפיק קאַנווענשאַנז געניצט אין דעם פירער, און ווי צו קאָנטאַקט Intel פֿאַר שטיצן.
פּראָדוקט באַניץ אינסטרוקציעס
גיי די אונטן אינסטרוקציעס צו נוצן די HMC קאָנטראָללער ייַזנוואַרג פּלאַן למשלampלאַ:
- קאַמפּייל די פּלאַן עקסampניצן אַ סימיאַלייטער
- דורכפירן פאַנגקשאַנאַל סימיאַליישאַן
- דזשענערייט די פּלאַן עקסample
- קאַמפּייל די פּלאַן עקסampניצן Quartus Prime
- פּרובירן די ייַזנוואַרג פּלאַן
באַמערקונג אַז די ייַזנוואַרג קאַנפיגיעריישאַן און פּרובירן fileס פֿאַר די פּלאַן עקסampדי זענען ליגן אין / עקסample_design/par, בשעת די סימיאַליישאַן files זענען ליגן אין / עקסample_design/sim.
צו העלפן איר פֿאַרשטיין ווי צו נוצן די היבריד זכּרון קובע קאָנטראָללער IP האַרץ, די האַרץ פֿעיִקייטן אַ סימיאַלייטאַבאַל טעסטבענטש און אַ ייַזנוואַרג פּלאַן עקס.ample וואָס שטיצט זאַמלונג און ייַזנוואַרג טעסטינג. ווען איר דזשענערייט די פּלאַן עקסample, דער פּאַראַמעטער רעדאַקטאָר אויטאָמאַטיש קריייץ די fileעס איז נייטיק צו סימולירן, צונויפנעמען און פּרובירן די פּלאַן אין ייַזנוואַרג. איר קענען אראפקאפיע די קאַמפּיילד פּלאַן צו די Intel® Arria® 10 GX FPGA אנטוויקלונג קיט.
פֿאַרבונדענע אינפֿאָרמאַציע
היבריד זכּרון קובע קאָנטראָללער IP קאָר באַניצער גייד
פּלאַן עקסampדי Directory סטרוקטור
די ייַזנוואַרג קאַנפיגיעריישאַן און פּרובירן files (די ייַזנוואַרג פּלאַן עקסample) זענען ליגן איןample_design_install_dir>/example_design/par. די סימיאַליישאַן files (טעסטבענטש פֿאַר סימיאַליישאַן בלויז) זענען ליגן איןample_design_install_dir>/example_design/sim.
פּלאַן עקסampדי קאַמפּאָונאַנץ
די HMC קאָנטראָללער ייַזנוואַרג פּלאַן עקסampעס כולל די פאלגענדע קאַמפּאָונאַנץ:
- HMC קאָנטראָללער IP האַרץ מיט CDR רעפֿערענץ זייגער שטעלן צו 125 MHz און מיט פעליקייַט RX מאַפּינג און TX מאַפּינג סעטטינגס.
באַמערקונג: דער פּלאַן עקסampדי סעטטינגס מוזן אַרבעטן רעכט אויף די Arria 10 GX FPGA אנטוויקלונג קיט מיט די HMC טאָכטער קאָרט. - קליענט לאָגיק וואָס קאָואָרדאַנייץ די פּראָגראַממינג פון די IP האַרץ, און פּאַקאַט דור און קאָנטראָלירונג.
- JTAG קאָנטראָללער וואָס קאַמיונאַקייץ מיט די אַלטעראַ סיסטעם קאַנסאָול. איר יבערגעבן מיט די קליענט לאָגיק דורך די סיסטעם קאַנסאָול.
רשימות די שליסל fileס אַז ינסטרומענט די עקסample testbench.
| /src/hmcc_example.sv | שפּיץ-מדרגה ייַזנוואַרג פּלאַן עקסample file. |
| /sim/hmcc_tb.sv | שפּיץ-מדרגה file פֿאַר סימיאַליישאַן. |
| טעסטבענטש סקריפּס
באַמערקונג: ניצן די צוגעשטעלט מאַכןfile צו דזשענערייט די סקריפּס. |
|
| /sim/run_vsim.do | די ModelSim שריפט צו לויפן די טעסטבענטש. |
| /sim/run_vcs.sh | די Synopsys VCS שריפט צו לויפן די טעסטבענטש. |
| /sim/run_ncsim.sh | די Cadence NCSim שריפט צו לויפן די טעסטבענטש. |
דזשענערייטינג די פּלאַן עקסample
פיגורע 1-5: עקסampדי פּלאַן טאַב אין היבריד זכּרון קובע קאָנטראָללער פּאַראַמעטער עדיטאָר
גיי די סטעפּס צו דזשענערייט די Arria 10 ייַזנוואַרג פּלאַן עקסampלע און טעסטבענטש:
- אין די IP קאַטאַלאָג (מכשירים > IP קאַטאַלאָג), אויסקלייַבן די Arria 10 ציל מיטל משפּחה.
- אין די IP קאַטאַלאָג, געפֿינען און סעלעקטירן היבריד זכּרון קובע קאָנטראָללער. די New IP Variation פֿענצטער איז ארויס.
- ספּעציפיצירן אַ שפּיץ-מדרגה נאָמען פֿאַר דיין מנהג IP ווערייישאַן. דער פּאַראַמעטער רעדאַקטאָר סאַוועס די IP ווערייישאַן סעטטינגס אין אַ file געהייסן .qsys.
- איר מוזן אויסקלייַבן אַ ספּעציפיש Arria 10 מיטל אין די מיטל פעלד, אָדער האַלטן די פעליקייַט מיטל די Quartus Prime ווייכווארג סאַלעקץ.
- דריקט OK. דער IP פּאַראַמעטער רעדאַקטאָר איז ארויס.
- אויף די IP קוויטל, ספּעציפיצירן די פּאַראַמעטערס פֿאַר דיין IP האַרץ ווערייישאַן.
- אויף די עקסampאויף די פּלאַן קוויטל, קלייַבן די פאלגענדע סעטטינגס פֿאַר די פּלאַן עקסampלאַ:
- פֿאַר סעלעקט פּלאַן, אויסקלייַבן די HMCC טאָכטער באָרד אָפּציע.
- פֿאַר עקסampלאַ פּלאַן Files, אויסקלייַבן די סימיאַליישאַן אָפּציע צו דזשענערייט די טעסטבענטש, און סעלעקטירן דעם סינטעז אָפּציע צו דזשענערייט די ייַזנוואַרג פּלאַן עקס.ample.
- פֿאַר דזשענערייטאַד HDL פֿאָרמאַט, בלויז Verilog איז בנימצא.
- פֿאַר טאַרגעט אנטוויקלונג קיט אויסקלייַבן די Arria 10 GX FPGA אנטוויקלונג קיט (פּראָדוקציע סיליציום).
באַמערקונג: ווען איר קלייַבן דעם קיט, די ייַזנוואַרג פּלאַן עקסample אָווועררייץ דיין פרייַערדיק מיטל סעלעקציע מיט די מיטל אויף די ציל ברעט. ווען איר דזשענערייט די פּלאַן עקסampליי, די Intel Quartus Prime ווייכווארג קריייץ ינטעל
Quartus Prime פּרויעקט, באַשטעטיקן און שטיפט אַסיינמאַנץ פֿאַר די ברעט איר אויסגעקליבן. אויב איר טאָן ניט וועלן די ווייכווארג צו ציל אַ ספּעציפיש ברעט, סעלעקטירן קיין.
- דריקט דעם Generate Exampדי פּלאַן קנעפּל
פֿאַרשטיין די טעסטבענטש
Altera גיט אַן עקסampמיט די HMC קאָנטראָללער IP האַרץ. דער פּלאַן עקסample איז בנימצא פֿאַר סימיאַליישאַן פון דיין IP האַרץ און פֿאַר זאַמלונג. דער פּלאַן עקסampאין סימיאַליישאַן פאַנגקשאַנז ווי די HMC קאָנטראָללער IP האַרץ טעסטבענטש.
אויב איר גיט Generate Exampמיט די פּלאַן אין די HMC קאָנטראָללער פּאַראַמעטער רעדאַקטאָר, די Quartus Prime ווייכווארג דזשענערייץ אַ דעמאַנסטריישאַן טעסטבענטש. דער פּאַראַמעטער רעדאַקטאָר פּראַמפּס איר פֿאַר די געוואלט אָרט פון די טעסטבענטש.
צו סימולירן די טעסטבענטש, איר מוזן צושטעלן דיין אייגענע HMC ויטאָבוס פאַנגקשאַנאַל מאָדעל (BFM). אַלטעראַ טעסץ די פּלאַן עקסampדי טעסטבענטש מיט די Micron Hybrid Memory Cube BFM. די טעסטבענטש טוט נישט אַנטהאַלטן אַן I2C בעל מאָדולע, ווייַל די Micron HMC BFM שטיצט נישט און דאַרף נישט קאַנפיגיעריישאַן דורך אַן I2C מאָדולע.
אין סימיאַליישאַן, די טעסטבענטש קאָנטראָלס אַ TX PLL און די דאַטן דרך ינטערפייסיז צו דורכפירן די פאלגענדע סיקוואַנס פון אַקשאַנז:
- קאַנפיגיער די HMC BFM מיט די HMC קאָנטראָללער IP האַרץ דאַטן קורס און קאַנאַל ברייט, אין ענטפער עפֿן לופּ מאָדע.
- עסטאַבלישיז די פֿאַרבינדונג צווישן די BFM און די IP האַרץ.
- דירעקטעד יעדער פון די פיר פּאָרץ פון די IP האַרץ צו שרייַבן פיר פּאַקיץ פון דאַטן צו די BFM.
- דירעקטעד די IP האַרץ צו לייענען צוריק די דאַטן פון די BFM.
- טשעקס אַז די לייענען דאַטן גלייַכן די שרייַבן דאַטן.
- אויב די דאַטן שוועבעלעך, דיספּלייז TEST_PASSED.
סימולאַטינג די פּלאַן עקסample Testbench
פיגורע 1-6: פּראָצעדור
גיי די סטעפּס צו סימולירן די טעסטבענטש:
- אין די באַפֿעלן שורה, טוישן צו דיample>/sim וועגווייַזער.
- טיפּ מאַכן סקריפּס.
- טיפּ איינער פון די פאלגענדע קאַמאַנדז, דיפּענדינג אויף דיין סימיאַלייטער:
- צו view סימיאַליישאַן רעזולטאַטן:
- ווען איר לויפן די טעסטבענטש אין קיין פון די דריי געשטיצט סימיאַלייטערז, די שריפט עקסאַקיוץ די טעסטבענטש סיקוואַנס און לאָגס די סימיאַלייטער טעטיקייט איןampדער וועגווייַזער>/עקסample_ design/sim/ .לאָג. איז "ווסים", "נקסים" אָדער "ווס".
- ווען איר לויפן די טעסטבענטש אין קיין פון די דריי געשטיצט סימיאַלייטערז, די שריפט דזשענערייץ אַ וואַוועפאָרם file. איר קענען לויפן די באַפֿעל מאַכן _gui צו מאַסע די וואַוועפאָרם אין די סימיאַלייטער-ספּעציפיש וואַוועפאָרם viewער.
צו view די וואַוועפאָרם file אין דיין סימיאַלייטער, טיפּ איינער פון די פאלגענדע קאַמאַנדז:סימיאַלייטער ליסענסע מאַדרעך גראַפיקס מאָדעל סים
באַפֿעלן שורה מאַכן vsim_gui
וואַוועפאָרם File <design exampדער וועגווייַזער>/example_design/sim/ mentor/hmcc_wf.wlf
Synopsys Discovery Visual Environment מאַכן vcs_gui <design exampדער וועגווייַזער>/example_design/sim/ hmcc_wf.vpd קאַדענסע סימוויסיאָן וואַוועפאָרם מאַכן ncsim_gui <design exampדער וועגווייַזער>/example_design/sim/cadence/hmcc_wf.shm
- פונאַנדערקלייַבן די רעזולטאַטן. די געראָטן טעסטבענטש סענדז און נעמט צען פּאַקיץ פּער פּאָרט, און דיספּלייז Test_PASSED "
באַשטעטיקן די באָרד
שטעלן די ברעט צו לויפן די ייַזנוואַרג פּלאַן, למשלample.
באַמערקונג: ענשור אַז מאַכט איז אויסגעדרייט אַוועק איידער איר טוישן קיין סעטטינגס.
- שטעלן די טונקען סוויטשיז אויף די טאָכטער קאָרט ווי גייט:
- שטעלן די DIP באַשטימען SW1 צו אָנווייַזן קוב שייַן 0:
באַשטימען פֿונקציע באַשטעטיקן 1 קוב[0] עפענען 2 קוב[1] עפענען 3 קוב[2] עפענען 4 — דו זאלסט נישט זאָרגן
שטעלן די DIP באַשטימען SW2 צו ספּעציפיצירן זייגער סעטטינגס:
| באַשטימען | פֿונקציע | באַשטעטיקן |
| 1 | CLK1_FSEL0 | עפענען (125 MHz) |
| 2 | CLK1_FSEL1 | עפענען (125 MHz) |
| 3 | CLK1_SEL | עפענען (קריסטאַל) |
| 4 | — | דו זאלסט נישט זאָרגן |
- פאַרבינדן די HMC טאָכטער קאָרט צו די Arria 10 FPGA אנטוויקלונג קיט מיט די J8 און J10 קאַנעקטערז פון די טאָכטער קאָרט.
- שטעלן די דזשאַמפּערז אויף די Arria 10 GX FPGA אנטוויקלונג קיט:
- לייג שאַנץ צו די J8 דזשאַמפּער צו סעלעקטירן 1.5 V ווי די VCCIO באַשטעטיקן פֿאַר FMC קאַנעקטער ב.
- לייג שאַנץ צו די J11 דזשאַמפּער צו סעלעקטירן 1.8 V ווי די VCCIO באַשטעטיקן פֿאַר FMC קאַנעקטער א.
קאַמפּיילינג און טעסטינג די פּלאַן עקסampאין האַרדוואַרע
צו זאַמלען און לויפן אַ דעמאַנסטריישאַן פּראָבע אויף די ייַזנוואַרג פּלאַן עקסampליי, נאָכגיין די סטעפּס
- פאַרזיכערן ייַזנוואַרג פּלאַן עקסampדער דור איז גאַנץ.
- אין די Quartus Prime ווייכווארג, עפֿענען די Quartus Prime פּרויעקטample_design_install_dir> /example_design/par/hmcc_example.qpf.
- אין די זאַמלונג דאַשבאָרד, גיט צונויפנעמען פּלאַן (ינטעל קוואַרטוס פּריים פּראָ אַדישאַן) אָדער קלייַבן פּראַסעסינג > אָנהייב זאַמלונג (ינטעל קוואַרטוס פּריים סטאַנדאַרד אַדישאַן).
- נאָך איר דזשענערייט אַ .סאָף, נאָכגיין די סטעפּס צו פּראָגראַם די ייַזנוואַרג פּלאַן עקסampאויף די Arria 10 מיטל:
- קלייַבן מכשירים > פּראָגראַמיסט.
- אין די פּראָגראַמיסט, גיט Hardware Setup.
- אויסקלייַבן אַ פּראָגראַממינג מיטל.
- סעלעקטירן און לייג די Arria 10 GX FPGA אנטוויקלונג קיט צו וואָס דיין Quartus Prime סעסיע קענען פאַרבינדן.
- פאַרזיכערן אַז מאָדע איז באַשטימט צו JTAG.
- דריקט אַוטאָ דעטעקט און קלייַבן קיין מיטל.
- טאָפּל גיט די Arria 10 מיטל.
- עפענען די .סאָף איןample_design_install_dir>/example_design/par/output_ files,
באַמערקונג: די Quartus Prime ווייכווארג ענדערונגען די מיטל צו דער איינער אין די .סאָף. - אין די רודערן מיט דיין .סאָף, טשעק די קעסטל אין די פּראָגראַם / קאַנפיגיער זייַל.
- דריקט אָנהייב.
- נאָך די ווייכווארג קאַנפיגיער די מיטל מיט די ייַזנוואַרג פּלאַן, למשלampאָבסערווירן די ברעט לעדס:
- א בלינקינג רויט געפירט סיגנאַפייז די פּלאַן איז פליסנדיק.
- צוויי גרין לעדס לעבן די רויט בלינקינג געפירט סיגנאַפייז אַז די HMC לינק איז יניטיאַלייזד און די פּראָבע דורכגעגאנגען.
- איין רויט געפירט לעבן די רויט בלינקינג געפירט סיגנאַפייז אַז די פּראָבע איז ניט אַנדערש.
- אָפּטיאָנאַל. ניצן די סיסטעם קאַנסאָול טעסטבענטש צו אָבסערווירן נאָך פּרובירן רעזולטאַט.
באַמערקונג: ניצן די סיסטעם קאַנסאָול צו מאָניטאָר סטאַטוס סיגנאַלז אין די פּלאַן עקסampווען די ברעט איז קאָננעקטעד צו דיין קאָמפּיוטער דורך די JTAG צובינד. די סיסטעם קאַנסאָול ווייזט די געפירט סטאַטוס פון די ברעט פֿאַר ווייַט מאָניטאָרינג, די יניטיאַליזאַטיאָן סטאַטוס פֿאַר יעדער שריט, און די סטאַטוס פון יעדער פּאָרט ס בעטן גענעראַטאָר און ענטפער טשעקער. די סיסטעם קאַנסאָול אויך גיט אַ צובינד צו אָנהייבן אָדער שייַעך-אָנהייב די פּראָבע.- קלייַבן מכשירים > סיסטעם דיבאַגינג מכשירים > סיסטעם קאַנסאָול.
- אין די סיסטעם קאַנסאָול, סעלעקטירן File > ויספירן סקריפּט.
- עפענען די file <example_design_install_dir>/example_design/par/sysconsole_ testbench.tcl.
- די ווייכווארג לאָודז גראַפיקאַל פּרובירן רעזולטאַט. קלייַבן Re-start צו לויפן די פּראָבע ווידער.
קאַמפּיילינג און טעסטינג די פּלאַן עקסampאין האַרדוואַרע
היבריד זכּרון קובע קאָנטראָללער פּלאַן
פּלאַן עקסampדי באַשרייַבונג
דער פּלאַן עקסample דעמאַנסטרייץ די פאַנגקשאַנאַליטי פון די היבריד זכּרון קובע קאָנטראָללער IP האַרץ. איר קענען דזשענערייט די פּלאַן פון די עקסampדי פּלאַן קוויטל פון די היבריד זכּרון קובע קאָנטראָללער גראַפיקאַל באַניצער צובינד (GUI) אין די IP פּאַראַמעטער רעדאַקטאָר.
פֿעיִקייטן
- I2C בעל און I2C יניטיאַליזאַטיאָן שטאַט מאַשין פֿאַר HMC טאָכטער קאָרט און HMC קאַנפיגיעריישאַן
- אַטקס פּלל און טראַנססעיווער ריקאַליבריישאַן שטאַט מאַשין
- בעטן גענעראַטאָר
- בעטן מאָניטאָר
- סיסטעם קאַנסאָול צובינד
האַרדוואַרע און ווייכווארג רעקווירעמענץ
Altera ניצט די פאלגענדע ייַזנוואַרג און ווייכווארג צו פּרובירן דעם פּלאַן עקסampלאַ:
- Intel Quartus Prime ווייכווארג
- סיסטעם קאַנסאָול
- ModelSim-AE, Modelsim-SE, NCsim (בלויז Verilog HDL), אָדער VCS סימיאַלייטער
- אַרria 10 GX FPGA אנטוויקלונג קיט
- HMC טאָכטער קאָרט
פאַנגקשאַנאַל באַשרייַבונג
Altera גיט אַ זאַמלונג-גרייט פּלאַן עקסampמיט די HMC קאָנטראָללער IP האַרץ. דעם פּלאַן עקסampדי טאַרגאַץ די Arria 10 GX FPGA אנטוויקלונג קיט מיט אַ HMC טאָכטער קאָרט פארבונדן דורך די FMC קאַנעקטערז.
איר קענען נוצן דעם פּלאַן ווי אַן עקסampפֿאַר ריכטיק קשר פון דיין IP האַרץ צו דיין פּלאַן, אָדער ווי אַ סטאַרטער פּלאַן איר קענען קאַסטאַמייז פֿאַר דיין אייגענע פּלאַן רעקווירעמענץ. דער פּלאַן עקסampעס ינקלודז אַן I2C בעל מאָדולע, אַ פּלל / קדר רעקאַליבראַטיאָן מאָדולע, איין פונדרויסנדיק טראַנססעיווער פּלל IP האַרץ, און לאָגיק צו דזשענערייט און קאָנטראָלירן טראַנזאַקשאַנז. דער פּלאַן עקסampעס איז אַסומז אַ Micron HMC 15G-SR HMC מיטל, וואָס איז אַ פאָurlטינט מיטל, אויף די טאָכטער קאָרט. דער פּלאַן עקסample כולל איין בייַשפּיל פון די IP האַרץ און קאַנעקץ צו אַ איין לינק אויף די HMC מיטל. פיגורע 2-1: HMC קאָנטראָללער פּלאַן עקסampדי בלאָק דיאַגראַמע
נאָך איר קאַנפיגיער די Arria 10 FPGA מיט די פּלאַן עקסampאין דעם פאַל, די I2C קאַנטראָולער קאַנפיגיער די זייגער גענעראַטאָרס אויף ברעט און די HMC מיטל. ווען קאַלאַבריישאַן קאַמפּליץ, די פּלאַן עקסampדי קאַלאַברייץ די ATX PLL. בעשאַס אָפּעראַציע, די בעטן גענעראַטאָר דזשענערייץ לייענען און שרייַבן קאַמאַנדז וואָס די HMC קאָנטראָללער IP האַרץ פּראַסעסאַז. די בעטן מאָניטאָר קאַפּטשערז די רעספּאָנסעס פון די IP האַרץ און טשעק זיי פֿאַר ריכטיק.
צובינד סיגנאַלז
טיש 2-1: HMC קאָנטראָללער IP קאָר פּלאַן עקסampדי סיגנאַלז
| סיגנאַל נאָמען
clk_50 |
ריכטונג
אַרייַנשרייַב |
ברייט (ביסן)
1 |
באַשרייַבונג
50 מהז אַרייַנשרייַב זייגער. |
| hssi_refclk | אַרייַנשרייַב | 1 | CDR רעפֿערענץ זייגער פֿאַר HMC און HMCC IP האַרץ. |
| סיגנאַל נאָמען
hmc_lxrx |
ריכטונג
אַרייַנשרייַב |
ברייט (ביסן)
קאַנאַל גראף (16 אָדער 8) |
באַשרייַבונג
FPGA טראַנססעיווער באַקומען פּינס. |
| hmc_lxtx | רעזולטאַט | קאַנאַל גראף (16
אָדער 8) |
FPGA טראַנססעיווער יבערשיקן פּינס. |
| hmc_ctrl_lxrxps | אַרייַנשרייַב | 1 | FPGA טראַנססעיווער מאַכט שפּאָרן קאָנטראָל. |
| hmc_ctrl_lxtxps | רעזולטאַט | 1 | HMC טראַנססעיווער מאַכט שפּאָרן קאָנטראָל. |
| hmc_ctrl_ferr_n | אַרייַנשרייַב | 1 | HMC FERR_N רעזולטאַט. |
| hmc_ctrl_p_rst_n | רעזולטאַט | 1 | HMC P_RST_N אַרייַנשרייַב. |
| hmc_ctrl_scl | ביי-דירעקטיאָנאַל | 1 | HMC I2C קאַנפיגיעריישאַן זייגער. |
| hmc_ctrl_sda | ביי-דירעקטיאָנאַל | 1 | HMC I2C קאַנפיגיעריישאַן דאַטן. |
| fmc0_scl | רעזולטאַט | 1 | אַניוזד. געטריבן נידעריק צו באַשיצן די FPGA I / O פּינס פון די 3.3 V פּולופּ אויף די טאָכטער קאָרט. |
| fmc0_sda | רעזולטאַט | 1 | אַניוזד. געטריבן נידעריק צו באַשיצן די FPGA I / O פּינס פון די 3.3 V פּולופּ אויף די טאָכטער קאָרט. |
| push_button | אַרייַנשרייַב | 1 | שטופּן קנעפּל אַרייַנשרייַב געניצט פֿאַר באַשטעטיק. |
| heart_beat_n | רעזולטאַט | 1 | העאַרטבעאַט געפירט רעזולטאַט. |
| link_init_complete_n | רעזולטאַט | 1 | לינק יניטיאַליזאַטיאָן גאַנץ געפירט רעזולטאַט. |
| test_passed_n | רעזולטאַט | 1 | פּרובירן דורכגעגאנגען געפירט רעזולטאַט. |
| test_failed_n | רעזולטאַט | 1 | פּרובירן ניט אַנדערש געפירט רעזולטאַט. |
פּלאַן עקסampדי רעגיסטרירן מאַפּע
טיש 2-2: HMC קאָנטראָללער IP קאָר פּלאַן עקסampדי רעגיסטרירן מאַפּע
שרייבן צו די רעדזשיסטערז ריסעץ די פּלאַן.
| ביטס
1:0 |
פעלד נאָמען
פּאָרט גראף |
טיפּ
RO |
ווערט אויף באַשטעטיק
וועריז |
באַשרייַבונג
נומער פון פּאָרץ פֿאַר די IP האַרץ בייַשפּיל. |
| 7:2 | רעזערווירט | RO | 0x00 |
טיש 2-4: BOARD_LEDs רעגיסטרירן
דעם רעגיסטרירן ריפלעקס די סטאַטוס פון די ברעט ס לעדס
| ביטס
0 |
פעלד נאָמען
טעסט ניט אַנדערש |
טיפּ
RO |
ווערט אויף באַשטעטיק
0x00 |
באַשרייַבונג
פּרובירן ניט אַנדערש. |
| 1 | טעסט דורכגעגאנגען | RO | 0x00 | פּראָבע דורכגעגאנגען. |
| 2 | HMCC לינק יניטיאַליזאַטיאָן גאַנץ | RO | 0x00 | HMC לינק יניטיאַליזאַטיאָן גאַנץ און גרייט פֿאַר פאַרקער. |
| 3 | העאַרטביט | RO | 0x00 | טאַגאַלס ווען די פּלאַן איז פליסנדיק. |
| 7:4 | רעזערווירט | RO | 0x00 |
טיש 2-5: TEST_INITIALIZATION_STATUS רעגיסטרירן
| ביטס
0 |
פעלד נאָמען
י2ק זייגער גענעראַטאָר שטעלן |
טיפּ
RO |
ווערט אויף באַשטעטיק
0x00 |
באַשרייַבונג
אָנ-באָרד זייגער גענעראַטאָרס קאַנפיגיערד. |
| 1 | ATX PLL און טראַנססעיווער רעקאַליבראַטיאָן גאַנץ | RO | 0x00 | ATX PLL און טראַנססעיווערס ריקאַליברייטיד צו די אַרייַנשרייַב זייגער. |
| 2 | I2C HMC
קאָנפיגוראַטיאָן גאַנץ |
RO | 0x00 | HMC מיטל קאַנפיגיעריישאַן איבער I2C גאַנץ. |
| 3 | HMC לינק יניטיאַליזאַטיאָן גאַנץ | RO | 0x00 | HMC לינק יניטיאַליזאַטיאָן גאַנץ און גרייט פֿאַר פאַרקער. |
| 7:4 | רעזערווירט | RO | 0x00 |
טיש 2-6: PORT_STATUS רעגיסטרירן
| ביטס
0 |
פעלד נאָמען
פּאָרט 0 ריקוועס גוט |
טיפּ
RO |
ווערט אויף באַשטעטיק
0x00 |
באַשרייַבונג
פּאָרט 0 בעטן דור גאַנץ. |
| 1 | פּאָרט 0 רעספּאָנסעס גוט | RO | 0x00 | פּאָרט 0 ענטפער קאָנטראָלירונג דורכגעגאנגען. |
| 2 | פּאָרט 1 ריקוועס גוט | RO | 0x00 | פּאָרט 1 בעטן דור גאַנץ. |
| 3 | פּאָרט 1 רעספּאָנסעס גוט | RO | 0x00 | פּאָרט 1 ענטפער קאָנטראָלירונג דורכגעגאנגען. |
| ביטס
4 |
פעלד נאָמען
פּאָרט 2 ריקוועס גוט |
טיפּ
RO |
ווערט אויף באַשטעטיק
0x00 |
באַשרייַבונג
פּאָרט 2 בעטן דור גאַנץ. |
| 5 | פּאָרט 2 רעספּאָנסעס גוט | RO | 0x00 | פּאָרט 2 ענטפער קאָנטראָלירונג דורכגעגאנגען. |
| 6 | פּאָרט 3 ריקוועס גוט | RO | 0x00 | פּאָרט 3 בעטן דור גאַנץ. |
| 7 | פּאָרט 4 רעספּאָנסעס גוט | RO | 0x00 | פּאָרט 3 ענטפער קאָנטראָלירונג דורכגעגאנגען. |
נאָך אינפֿאָרמאַציע
HMC קאָנטראָללער פּלאַן עקסampדער באַניצער גייד רעוויזיע געשיכטע
טיש א-1: דאָקומענט רעוויזיע געשיכטע
סאַמערייזיז די נייַע פֿעיִקייטן און ענדערונגען אין די פּלאַן עקסampדער באַניצער פירער פֿאַר די HMC קאָנטראָללער IP האַרץ.
| טאָג | ACDS ווערסיע | ענדערונגען |
| 2016.05.02 | 16.0 | ערשט מעלדונג. |
ווי צו קאָנטאַקט Intel
טיש א-2: ווי צו קאָנטאַקט ינטעל
צו געפֿינען די מערסט ופּדאַטעד אינפֿאָרמאַציע וועגן Intel פּראָדוקטן, אָפּשיקן צו דעם טיש. איר קענט אויך קאָנטאַקט דיין היגע ינטעל פארקויפונג אָפיס אָדער סאַלעס פארשטייער.
| קאָנטאַקט | קאָנטאַקט מעטאַד | אַדרעס |
| טעכניש שטיצן | Webפּלאַץ | www.altera.com/support |
|
טעכניש טריינינג |
Webפּלאַץ | www.altera.com/training |
| בליצפּאָסט | FPGATraining@intel.com | |
| פּראָדוקט ליטעראַטור | Webפּלאַץ | www.altera.com/literature |
| ניט-טעכניש שטיצן: אַלגעמיין | בליצפּאָסט | nacomp@altera.com |
| קאָנטאַקט
ניט-טעכניש שטיצן: ווייכווארג לייסאַנסינג |
קאָנטאַקט מעטאַד
בליצפּאָסט |
אַדרעס
|
פֿאַרבונדענע אינפֿאָרמאַציע
- www.altera.com/support
- www.altera.com/training
- custrain@altera.com
- www.altera.com/literature
- nacomp@altera.com
- authorization@altera.com
טיפּאָגראַפיק קאַנווענשאַנז
טאַבלע א-3: טיפּאָגראַפיק קאַנווענשאַנז
ליסטעד די טיפּאָגראַפיק קאַנווענשאַנז דעם דאָקומענט ניצט
די באַמערקונגען ייקאַן אַלאַוז איר צו פאָרלייגן באַמערקונגען צו Altera וועגן דעם דאָקומענט. מעטהאָדס פֿאַר קאַלעקטינג באַמערקונגען בייַטן ווי צונעמען פֿאַר יעדער דאָקומענט
Intel Corporation. אלע רעכטן רעזערווירט. ינטעל, די Intel לאָגאָ, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus און Stratix ווערטער און לאָגאָס זענען טריידמאַרקס פון Intel Corporation אָדער זייַן סאַבסידיעריז אין די יו. עס. און / אָדער אנדערע לענדער. ינטעל וואָראַנטיז פאָרשטעלונג פון זייַן FPGA און סעמיקאַנדאַקטער פּראָדוקטן צו קראַנט ספּעסאַפאַקיישאַנז אין לויט מיט ינטעל ס נאָרמאַל וואָראַנטי, אָבער ריזערווז די רעכט צו מאַכן ענדערונגען צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן. ינטעל אַסומז קיין פֿאַראַנטוואָרטלעכקייט אָדער אַכרייַעס וואָס איז שטייענדיק פֿון די אַפּלאַקיישאַן אָדער נוצן פון קיין אינפֿאָרמאַציע, פּראָדוקט אָדער דינסט דיסקרייבד דאָ, אַחוץ ווי ינטעל איז עקספּרעסלי מסכים צו שרייבן. ינטעל קאַסטאַמערז זענען אַדווייזד צו קריגן די לעצטע ווערסיע פון די מיטל ספּעסאַפאַקיישאַנז איידער זיי פאַרלאָזנ אויף קיין ארויס אינפֿאָרמאַציע און איידער פּלייסינג אָרדערס פֿאַר פּראָדוקטן אָדער באַדינונגס.
אנדערע נעמען און בראַנדז קענען זיין קליימד ווי די פאַרמאָג פון אנדערע
101 יננאָוואַטיאָן דרייוו, סאַן דזשאָסע, CA 95134
לעצטע דערהייַנטיקט פֿאַר Quartus Prime Design Suite: 16.0
UG-20027
2016.05.02
101 יננאָוואַטיאָן דרייוו
סאַן דזשאָסע, CA 95134
www.altera.com
דאָקומענטן / רעסאָורסעס
 |
אַלטעראַ אַריאַ 10 היבריד זכּרון קובע קאָנטראָללער פּלאַן עקסample [pdfבאַניצער גייד אַרria 10 היבריד זכּרון קובע קאָנטראָללער פּלאַן עקסample, Arria 10, Hybrid Memory Cube Controller Design Example, קאָנטראָללער פּלאַן עקסample, פּלאַן עקסample |