АЛТЕРА Арриа 10 Хибрид Мемори Цубе Цонтроллер Десигн Екample

Дизајн Хибрид Мемори Цубе Цонтроллер Екampле Кориснички водич пружа информације о дизајну и коришћењу хардверског дизајна ХМЦ контролера, нпрampле. Водич је ажуриран за Куартус Приме Десигн Суите 16.0 и последњи пут је ажуриран 2. маја 2016.
Тхе Десигн ЕкampЛе Куицк Старт Гуиде пружа упутства корак по корак за компајлирање, симулацију, генерисање и тестирање дизајна ХМЦ контролера нпр.ampле. За крај погледајте слику 1-1view развојних корака.

Десигн Екampле Опис

Дизајн хардвера ХМЦ контролера прampсадржи различите компоненте као што су уређај Боард Арриа 10, ИП језгро ХМЦ контролера, сатови и ресетовање ТКС ПЛЛ-ова, генератор захтева за путању података и монитор одговора, ТКС/ТКС ФИФО МАЦ, РКС МАЦ, тестирање Авалон-ММ контроле и ЛЕД диода, интерфејс статуса контролера , Авалон-ММ И 2Ц Мастер, Инитиализатион Стате Мацхине, ТКС Лане Сваппер, Трансцеивер к16, РКС Лане Сваппер, Арриа 10 Интерфејс за реконфигурацију примопредајника и ХМЦ уређај. Бившиampле дизајн захтева одређена подешавања да би исправно функционисао на Арриа 10 ГКС ФПГА развојном комплету са ХМЦ ћерком картицом.

Додатне информације

Одељак Додатне информације пружа детаље о структури директоријума за генерисани дизајн нпрampле, историју ревизија корисничког водича, типографске конвенције које се користе у водичу и како да контактирате Интел за подршку.

Упутства за употребу производа

Пратите упутства у наставку да бисте користили дизајн хардвера ХМЦ контролера нпрampле:

1. Саставите дизајн прampле користећи симулатор
2. Извршите функционалну симулацију
3. Генеришите дизајн прample
4. Саставите дизајн прampле користећи Куартус Приме
5. Тестирајте дизајн хардвера

Имајте на уму да је хардверска конфигурација и тест fileс за дизајн прampле се налазе у /екampле_десигн/пар, док је симулација fileс се налазе у /екampле_десигн/сим.

Да би вам помогао да разумете како да користите ИП језгро Хибрид Мемори Цубе Цонтроллер-а, језгро садржи симулациони тестни сто и хардверски дизајн, нпр.ampфајл који подржава компилацију и тестирање хардвера. Када генеришете дизајн прampле, уређивач параметара аутоматски креира fileНеопходан је за симулацију, компајлирање и тестирање дизајна у хардверу. Преведени дизајн можете преузети у Интел® Арриа® 10 ГКС ФПГА развојни комплет.

Повезане информације
Упутство за употребу за ИП Цоре контролера хибридне коцке меморије

Десигн Екampле Структура именика

Конфигурација и тест хардвера fileс (дизајн хардвера нпрampле) налазе се уampле_ десигн_инсталл_дир>/екampле_десигн/пар. Симулација fileс (тестна плоча само за симулацију) се налазе уampле_десигн_инсталл_дир>/екampле_десигн/сим.

Десигн Екampле Цомпонентс

Дизајн хардвера ХМЦ контролера прampсадржи следеће компоненте:

• ИП језгро ХМЦ контролера са ЦДР референтним тактом постављеним на 125 МХз и са подразумеваним РКС мапирањем и поставкама ТКС мапирања.
  Напомена: Дизајн прampле захтева ове поставке да би исправно функционисале на Арриа 10 ГКС ФПГА развојном комплету са ХМЦ ћерком картицом.
• Клијентска логика која координира програмирање ИП језгра, генерисање и проверу пакета.
• JTAG контролер који комуницира са Алтера системском конзолом. Са клијентском логиком комуницирате преко системске конзоле.

Наводи кључ fileс који имплементирају екampле тестбенцх.

/срц/хмцц_екampле.св	Врхунски дизајн хардвера прample file.
/сим/хмцц_тб.св	Највиши ниво file за симулацију.
Тестбенцх скрипте Напомена: Користите приложену маркуfile да генеришете ове скрипте.
/сим/рун_всим.до	МоделСим скрипта за покретање тестбенцх-а.
/сим/рун_вцс.сх	Синопсис ВЦС скрипта за покретање тестбенцх-а.
/сим/рун_нцсим.сх	Цаденце НЦСим скрипта за покретање тестбенцх-а.

Генерисање Десигн Екample

Слика 1-5: Прampле Картица Дизајн у уређивачу параметара контролера хибридне коцке меморије

Пратите ове кораке да бисте генерисали Арриа 10 хардверски дизајн прampле и тестбенцх:

1. У ИП каталогу (Алати > ИП Каталог), изаберите породицу циљних уређаја Арриа 10.
2. У ИП каталогу пронађите и изаберите Хибрид Мемори Цубе Цонтроллер. Појављује се прозор Нова варијација ИП адресе.
3. Наведите назив највишег нивоа за своју прилагођену варијацију ИП адресе. Едитор параметара чува подешавања ИП варијације у а file назван .ксис.
4. Морате да изаберете одређени Арриа 10 уређај у пољу Девице или да задржите подразумевани уређај који одабере Куартус Приме софтвер.
5. Кликните на ОК. Појављује се уређивач ИП параметара.
6. На картици ИП наведите параметре за вашу варијацију ИП језгра.
7. На Екampна картици Дизајн, изаберите следећа подешавања за дизајн нпрampле:
   1. За Селецт Десигн, изаберите опцију ХМЦЦ Даугхтер Боард.
   2. Фор Екampле Десигн Fileс, изаберите опцију Симулатион да бисте генерисали тест бенцх и изаберите опцију Синтхесис да бисте генерисали дизајн хардвера нпр.ampле.
   3. За генерисани ХДЛ формат доступан је само Верилог.
   4. За Таргет Девелопмент Кит изаберите Арриа 10 ГКС ФПГА Девелопмент Кит (Производни силицијум).
      Напомена: Када одаберете овај комплет, дизајн хардвера прampле замењује ваш претходни избор уређаја са уређајем на циљној плочи. Када генеришете дизајн прampДакле, Интел Куартус Приме софтвер креира Интел
      Куартус Приме пројекат, подешавања и задаци пинова за плочу коју сте изабрали. Ако не желите да софтвер циља одређену плочу, изаберите Ништа.
8. Кликните на Генериши прampле Дизајн дугме

Разумевање Тестбенцх-а

Алтера пружа дизајн прampле са ИП језгром ХМЦ контролера. Дизајн прampле је доступан и за симулацију вашег ИП језгра и за компилацију. Дизајн прampле у симулацији функционише као тестна станица за ИП језгро ХМЦ контролера.
Ако кликнете на Генериши прampДизајн у уређивачу параметара ХМЦ Цонтроллер, Куартус Приме софтвер генерише демонстрациони тестни стол. Уређивач параметара тражи од вас жељену локацију тестбенцх-а.
Да бисте симулирали тестну плочу, морате обезбедити сопствени функционални модел ХМЦ магистрале (БФМ). Алтера тестира дизајн прampле тестбенцх са Мицрон Хибрид Мемори Цубе БФМ. Тестбенцх не укључује И2Ц главни модул, јер Мицрон ХМЦ БФМ не подржава и не захтева конфигурацију од стране И2Ц модула.
У симулацији, тестна станица контролише ТКС ПЛЛ и интерфејсе путање података да би извршила следећи низ радњи:

1. Конфигурише ХМЦ БФМ са брзином података језгре ИП језгра ХМЦ контролера и ширином канала, у режиму отворене петље одговора.
2. Успоставља везу између БФМ-а и ИП језгра.
3. Усмерава сваки од четири порта ИП језгра да упише четири пакета података у БФМ.
4. Усмерава ИП језгро да поново прочита податке са БФМ-а.
5. Проверава да ли се подаци за читање поклапају са подацима за писање.
6. Ако се подаци подударају, приказује ТЕСТ_ПАССЕД.

Симулација Десигн Екampле Тестбенцх
Слика 1-6: Процедура

Пратите ове кораке да бисте симулирали тестну плочу:

1. У командној линији промените наampле>/сим директоријум.
2. Откуцајте маке сцриптс.
3. Унесите једну од следећих команди, у зависности од вашег симулатора:
4. То view Резултати симулације:
   1. Када покренете тестбенцх у било ком од три подржана симулатора, скрипта извршава секвенцу тестбенцх-а и евидентира активност симулатора уampле дирецтори>/екampле_ десигн/сим/ .Пријава. је „всим“, „нцсим“ или „вцс“.
   2. Када покренете тестбенцх у било ком од три подржана симулатора, скрипта генерише таласни облик file. Можете покренути команду маке _гуи за учитавање таласног облика у таласном облику специфичном за симулатор viewер.
      То view таласни облик file у свом симулатору откуцајте једну од следећих команди:

      Лиценца за симулатор Ментор Грапхицс МоделСим	Командна линија маке всим_гуи	Вавеформ File <design exampле дирецтори>/екampле_десигн/сим/ ментор/хмцц_вф.влф
      Синопсис Дисцовери визуелно окружење	направи вцс_гуи	<design exampле дирецтори>/екampле_десигн/сим/ хмцц_вф.впд
      Цаденце СимВисион Вавеформ	направи нцсим_гуи	<design exampле дирецтори>/екampле_десигн/сим/ цаденце/хмцц_вф.схм
5. Анализирајте резултате. Успешна тестна платформа шаље и прима десет пакета по порту и приказује Тест_ПАССЕД”

Постављање одбора

Поставите плочу за покретање хардверског дизајна нпрampле.
Напомена: Уверите се да је напајање искључено пре него што промените било која подешавања.

1. Подесите ДИП прекидаче на ћерки картици на следећи начин:
2. Подесите ДИП прекидач СВ1 да покаже ИД коцке 0:
   

   Свитцх	Функција	Подешавање
   1	младунче[0]	Отвори
   2	младунче[1]	Отвори
   3	младунче[2]	Отвори
   4	—	није брига

Подесите ДИП прекидач СВ2 да одредите подешавања сата:

Свитцх	Функција	Подешавање
1	ЦЛК1_ФСЕЛ0	Отворено (125 МХз)
2	ЦЛК1_ФСЕЛ1	Отворено (125 МХз)
3	ЦЛК1_СЕЛ	Отворен (кристал)
4	—	није брига

• Повежите ХМЦ ћерку картицу са Арриа 10 ФПГА развојним комплетом користећи Ј8 и Ј10 конекторе ћерке картице.
• Поставите џампере на Арриа 10 ГКС ФПГА развојни комплет:
• Додајте шантове на Ј8 џампер да бисте изабрали 1.5 В као ВЦЦИО поставку за ФМЦ конектор Б.
• Додајте шантове на Ј11 краткоспојник да бисте изабрали 1.8 В као поставку ВЦЦИО за ФМЦ конектор А.

Састављање и тестирање дизајна прampле у Хардверу

За компајлирање и покретање демонстрационог теста на дизајну хардвера нпрampле, следите ове кораке

1. Обезбедите дизајн хардвера нпрampгенерација је комплетна.
2. У софтверу Куартус Приме отворите пројекат Куартус Примеampле_десигн_инсталл_дир> /екampле_десигн/пар/хмцц_екampле.кпф.
3. На контролној табли компилације кликните на Цомпиле Десигн (Интел Куартус Приме Про Едитион) или изаберите Обрада > Покрени компилацију (Интел Куартус Приме Стандард Едитион).
4. Након што генеришете .соф, пратите ове кораке да бисте програмирали дизајн хардвера нпрampле на уређају Арриа 10:
   1. Изаберите Тоолс > Программер.
   2. У Програматору кликните на Подешавање хардвера.
   3. Изаберите уређај за програмирање.
   4. Изаберите и додајте Арриа 10 ГКС ФПГА развојни комплет на који ваша Куартус Приме сесија може да се повеже.
   5. Уверите се да је Моде подешен на ЈTAG.
   6. Кликните на Ауто Детецт и изаберите било који уређај.
   7. Двапут кликните на Арриа 10 уређај.
   8. Отворите .соф уampле_десигн_инсталл_дир>/екampле_десигн/пар/оутпут_ files,
      Напомена: Софтвер Куартус Приме мења уређај у онај у .соф.
   9. У реду са вашим .соф-ом означите поље за потврду у колони Програм/Конфигуриши.
   10. Кликните на Старт.
   11. Након што софтвер конфигурише уређај са хардверским дизајном нпрampле, посматрајте ЛЕД диоде на плочи:
       1. Трепћућа црвена ЛЕД диода означава да дизајн ради.
       2. Две зелене ЛЕД диоде у близини црвеног трепћућег ЛЕД-а означавају да је ХМЦ веза иницијализована и да је тест прошао.
       3. Једна црвена ЛЕД диода у близини црвене трепћуће ЛЕД диоде означава да тест није успио.
   12. Опционо. Користите тестну станицу Систем Цонсоле да бисте посматрали додатни излаз теста.
       Напомена: Користите системску конзолу да надгледате статусне сигнале у дизајну нпрampле када је плоча повезана са вашим рачунаром преко ЈTAG интерфејс. Системска конзола приказује ЛЕД статус плоче за даљински надзор, статус иницијализације за сваки корак и статус генератора захтева и провере одговора сваког порта. Системска конзола такође пружа интерфејс за покретање или поновно покретање теста.
       1. Изаберите Алатке > Алатке за отклањање грешака система > Системска конзола.
       2. У системској конзоли изаберите File > Изврши скрипту.
       3. Отворите file <прampле_десигн_инсталл_дир>/екampле_десигн/пар/сисцонсоле_ тестбенцх.тцл.
       4. Софтвер учитава графички тестни излаз. Изаберите Поново покрени да бисте поново покренули тест.

Састављање и тестирање дизајна прampле у Хардверу

Дизајн контролера хибридне меморијске коцке

Десигн Екampле Опис

Дизајн прampле демонстрира функционалност ИП језгра Хибрид Мемори Цубе Цонтроллер. Можете генерисати дизајн из Екampле Картица Дизајн графичког корисничког интерфејса (ГУИ) Хибрид Мемори Цубе Цонтроллер у уређивачу ИП параметара.

Карактеристике

• И2Ц главни и И2Ц иницијализацијски државни строј за ХМЦ кћер картицу и ХМЦ конфигурацију
• АТКС ПЛЛ и машина стања рекалибрације примопредајника
• Генератор захтева
• Захтевај монитор
• Интерфејс системске конзоле

Хардверски и софтверски захтеви
Алтера користи следећи хардвер и софтвер за тестирање дизајна нпрampле:

• Интел Куартус Приме софтвер
• Системска конзола
• МоделСим-АЕ, Моделсим-СЕ, НЦсим (само Верилог ХДЛ) или ВЦС симулатор
• Арриа 10 ГКС ФПГА развојни комплет
• ХМЦ ћерка картица

Функционални опис

Алтера нуди дизајн спреман за компилацију нпрampле са ИП језгром ХМЦ контролера. Овај дизајн прampле циља на Арриа 10 ГКС ФПГА развојни комплет са ХМЦ ћерком картицом повезаном преко ФМЦ конектора.
Дизајн можете користити као екampле за исправну везу вашег ИП језгра са вашим дизајном, или као почетни дизајн можете прилагодити својим захтевима дизајна. Дизајн прampсадржи И2Ц мастер модул, ПЛЛ/ЦДР модул за рекалибрацију, једно спољно ПЛЛ језгро примопредајника и логику за генерисање и проверу трансакција. Дизајн прampле претпоставља Мицрон ХМЦ 15Г-СР ХМЦ уређај, који је фоurlуређај за мастило, на ћерки картици. Дизајн прampле укључује једну инстанцу ИП језгра и повезује се на једну везу на ХМЦ уређају. Слика 2-1: Дизајн ХМЦ контролера прampле блок дијаграм

Након што конфигуришете Арриа 10 ФПГА са дизајном прampЗатим, И2Ц контролер конфигурише уграђене генераторе такта и ХМЦ уређај. Када се калибрација заврши, дизајн прampле калибрише АТКС ПЛЛ. Током рада, генератор захтева генерише команде за читање и писање које ИП језгро ХМЦ контролера затим обрађује. Монитор захтева хвата одговоре из ИП језгра и проверава их да ли су тачни.

Интерфаце Сигналс
Табела 2-1: Дизајн ИП језгра ХМЦ контролера прampле Сигналс

Назив сигнала цлк_50	Правац Инпут	ширина (битови) 1	Опис 50 МХз улазни такт.
хсси_рефцлк	Инпут	1	ЦДР референтни такт за ХМЦ и ХМЦЦ ИП језгро.

Назив сигнала хмц_лкрк	Правац Инпут	ширина (битови) Број канала (16 или 8)	Опис ФПГА примопредајник прима пинове.
хмц_лктк	Излаз	Број канала (16 или 8)	Пинови за пренос ФПГА примопредајника.
хмц_цтрл_лкркпс	Инпут	1	Контрола уштеде енергије ФПГА примопредајника.
хмц_цтрл_лкткпс	Излаз	1	Контрола уштеде енергије ХМЦ примопредајника.
хмц_цтрл_ферр_н	Инпут	1	ХМЦ ФЕРР_Н излаз.
хмц_цтрл_п_рст_н	Излаз	1	ХМЦ П_РСТ_Н улаз.
хмц_цтрл_сцл	Би-Дирецтионал	1	ХМЦ И2Ц конфигурациони сат.
хмц_цтрл_сда	Би-Дирецтионал	1	ХМЦ И2Ц конфигурациони подаци.
фмц0_сцл	Излаз	1	Неискоришћено. Постављен ниско да заштити ФПГА И/О пинове од 3.3 В пуллуп-а на ћерки картици.
фмц0_сда	Излаз	1	Неискоришћено. Постављен ниско да заштити ФПГА И/О пинове од 3.3 В пуллуп-а на ћерки картици.
тастер	Инпут	1	Улаз дугмета који се користи за ресетовање.
хеарт_беат_н	Излаз	1	Хеартбеат ЛЕД излаз.
линк_инит_цомплете_н	Излаз	1	Завршена иницијализација везе ЛЕД излаз.
тест_пассед_н	Излаз	1	Тест је прошао ЛЕД излаз.
тест_фаилед_н	Излаз	1	Тестирање ЛЕД излаза није успело.

Десигн Екampле Регистер Мап
Табела 2-2: Дизајн ИП језгра ХМЦ контролера прampле Регистер Мап

Уписивање у ове регистре ресетира дизајн.

Битс 1:0	Име поља Порт Цоунт	Тип RO	Вредност при ресетовању Варира	Опис Број портова за инстанцу ИП језгра.
7:2	Резервисано	RO	0к00

Табела 2-4: Регистар БОАРД_ЛЕДс
Овај регистар одражава статус ЛЕД диода на плочи

Битс 0	Име поља Тест није успео	Тип RO	Вредност при ресетовању 0к00	Опис Тест није успео.
1	Испит положен	RO	0к00	Испит положен.
2	Иницијализација ХМЦЦ везе је завршена	RO	0к00	Иницијализација ХМЦ везе је завршена и спремна за саобраћај.
3	Откуцај срца	RO	0к00	Пребацује када је дизајн покренут.
7:4	Резервисано	RO	0к00

Табела 2-5: Регистар ТЕСТ_ИНИТИАЛИЗАТИОН_СТАТУС

Битс 0	Име поља И2Ц сат генератор сет	Тип RO	Вредност при ресетовању 0к00	Опис Конфигурисани уграђени генератори такта.
1	АТКС ПЛЛ и рекалибрација примопредајника завршена	RO	0к00	АТКС ПЛЛ и примопредајници поново калибрисани на улазни сат.
2	И2Ц ХМЦ Конфигурација је завршена	RO	0к00	Конфигурација ХМЦ уређаја преко И2Ц је завршена.
3	Иницијализација ХМЦ везе је завршена	RO	0к00	Иницијализација ХМЦ везе је завршена и спремна за саобраћај.
7:4	Резервисано	RO	0к00

Табела 2-6: ПОРТ_СТАТУС регистар

Битс 0	Име поља Порт 0 Захтева ОК	Тип RO	Вредност при ресетовању 0к00	Опис Генерисање захтева за порт 0 је завршено.
1	Порт 0 Одговори ОК	RO	0к00	Провера одговора порта 0 је прошла.
2	Порт 1 Захтева ОК	RO	0к00	Генерисање захтева за порт 1 је завршено.
3	Порт 1 Одговори ОК	RO	0к00	Провера одговора порта 1 је прошла.

Битс 4	Име поља Порт 2 Захтева ОК	Тип RO	Вредност при ресетовању 0к00	Опис Генерисање захтева за порт 2 је завршено.
5	Порт 2 Одговори ОК	RO	0к00	Провера одговора порта 2 је прошла.
6	Порт 3 Захтева ОК	RO	0к00	Генерисање захтева за порт 3 је завршено.
7	Порт 4 Одговори ОК	RO	0к00	Провера одговора порта 3 је прошла.

Додатне информације

ХМЦ Цонтроллер Десигн Екampле Кориснички водич Историја ревизија
Табела А-1: Историја ревизија документа
Сажима нове карактеристике и промене у дизајну нпрampупутство за употребу за ИП језгро ХМЦ контролера.

Датум	АЦДС верзија	Промене
2016.05.02	16.0	Првобитно издање.

Како контактирати Интел
Табела А-2: Како контактирати Интел
Да бисте пронашли најновије информације о Интел производима, погледајте ову табелу. Такође можете контактирати своју локалну Интелову продајну канцеларију или продајног представника.

Контакт	Начин контакта	Адреса
Техничка подршка	Webсајту	ввв.алтера.цом/суппорт
Техничка обука	Webсајту	ввв.алтера.цом/траининг
	Емаил	ФПГАТтраининг@интел.цом
Литература о производима	Webсајту	ввв.алтера.цом/литературе
Нетехничка подршка: општа	Емаил	нацомп@алтера.цом

Контакт   Нетехничка подршка: лиценцирање софтвера

Начин контакта   Емаил

Адреса   аутхоризатион@алтера.цом

Повезане информације

• ввв.алтера.цом/суппорт
• ввв.алтера.цом/траининг
• цустраин@алтера.цом
• ввв.алтера.цом/литературе
• нацомп@алтера.цом
• аутхоризатион@алтера.цом

Типографске конвенције

Табела А-3: Типографске конвенције
Наводи типографске конвенције које користи овај документ

Икона Повратне информације вам омогућава да Алтери пошаљете повратне информације о документу. Методе прикупљања повратних информација се разликују у зависности од сваког документа

Интел Цорпоратион. Сва права задржана. Интел, Интел лого, Алтера, Арриа, Цицлоне, Енпирион, МАКС, Ниос, Куартус и Стратик речи и логотипи су заштитни знаци Интел Цорпоратион или њених подружница у САД и/или другим земљама. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге.
Друга имена и брендови могу се сматрати власништвом других
101 Инноватион Дриве, Сан Јосе, ЦА 95134

Последње ажурирано за Куартус Приме Десигн Суите: 16.0
УГ-20027
2016.05.02
101 Погон за иновацијама
Сан Хозе, Калифорнија 95134
ввв.алтера.цом

Документи / Ресурси

АЛТЕРА Арриа 10 Хибрид Мемори Цубе Цонтроллер Десигн Екample [пдф] Упутство за кориснике Арриа 10 Хибрид Мемори Цубе Цонтроллер Десигн Екampле, Арриа 10, Дизајн контролера хибридне меморијске коцке Екampле, Цонтроллер Десигн Екampле, Десигн Екample

Референце

• Упутство за употребу