ALTERA Arria 10 હાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર ડિઝાઇન Example
હાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર ડિઝાઇન એક્સample વપરાશકર્તા માર્ગદર્શિકા HMC કંટ્રોલર હાર્ડવેર ડિઝાઇન એક્સની ડિઝાઇન અને ઉપયોગ વિશે માહિતી પ્રદાન કરે છેample ક્વાર્ટસ પ્રાઇમ ડિઝાઇન સ્યુટ 16.0 માટે માર્ગદર્શિકા અપડેટ કરવામાં આવી છે અને છેલ્લે 2 મે, 2016ના રોજ અપડેટ કરવામાં આવી હતી.
ડિઝાઇન એક્સampલે ક્વિક સ્ટાર્ટ ગાઈડ એચએમસી કંટ્રોલર ડિઝાઈનને કમ્પાઈલ કરવા, સિમ્યુલેટ કરવા, જનરેટ કરવા અને પરીક્ષણ કરવા માટે પગલું-દર-પગલાં સૂચનો પ્રદાન કરે છે.ample એક ઓવર માટે આકૃતિ 1-1 નો સંદર્ભ લોview વિકાસના પગલાં.
ડિઝાઇન Exampલે વર્ણન
એચએમસી કંટ્રોલર હાર્ડવેર ડિઝાઇન ભૂતપૂર્વample માં બોર્ડ એરિયા 10 ડિવાઇસ, HMC કંટ્રોલર IP કોર, ઘડિયાળો અને રીસેટ TX PLLs, ડેટા પાથ રિક્વેસ્ટ જનરેટર અને રિસ્પોન્સ મોનિટર, TX/TX FIFO MAC, RX MAC, ટેસ્ટ Avalon-MM નિયંત્રણ અને LEDs, કંટ્રોલર સ્ટેટસ ઇન્ટરફેસ જેવા વિવિધ ઘટકોનો સમાવેશ થાય છે. , Avalon-MM I 2C માસ્ટર, ઇનિશિયલાઇઝેશન સ્ટેટ મશીન, TX લેન સ્વેપર, ટ્રાન્સસીવર x16, RX લેન સ્વેપર, Arria 10 ટ્રાન્સસીવર રીકન્ફિગરેશન ઇન્ટરફેસ, અને HMC ઉપકરણ. માજીampHMC પુત્રી કાર્ડ સાથે Arria 10 GX FPGA ડેવલપમેન્ટ કિટ પર યોગ્ય રીતે કામ કરવા માટે le ડિઝાઇનને ચોક્કસ સેટિંગ્સની જરૂર છે.
વધારાની માહિતી
વધારાની માહિતી વિભાગ જનરેટ કરેલ ડિઝાઇન એક્સ માટે ડિરેક્ટરી માળખા પર વિગતો પ્રદાન કરે છેample, વપરાશકર્તા માર્ગદર્શિકાનો પુનરાવર્તન ઇતિહાસ, માર્ગદર્શિકામાં વપરાયેલ ટાઇપોગ્રાફિક સંમેલનો, અને સમર્થન માટે ઇન્ટેલનો સંપર્ક કેવી રીતે કરવો.
ઉત્પાદન વપરાશ સૂચનાઓ
HMC કંટ્રોલર હાર્ડવેર ડિઝાઇન એક્સનો ઉપયોગ કરવા માટે નીચેની સૂચનાઓને અનુસરોampલે:
- ડિઝાઇન એક્સ કમ્પાઇલ કરોampસિમ્યુલેટરનો ઉપયોગ કરીને
- કાર્યાત્મક સિમ્યુલેશન કરો
- ડિઝાઇન ભૂતપૂર્વ બનાવોample
- ડિઝાઇન એક્સ કમ્પાઇલ કરોampક્વાર્ટસ પ્રાઇમનો ઉપયોગ કરીને
- હાર્ડવેર ડિઝાઇનનું પરીક્ષણ કરો
નોંધ કરો કે હાર્ડવેર રૂપરેખાંકન અને પરીક્ષણ fileડિઝાઇન ભૂતપૂર્વ માટે sample /ex માં સ્થિત છેample_design/par, જ્યારે સિમ્યુલેશન files /ex માં સ્થિત છેample_design/sim.
હાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર આઇપી કોરનો ઉપયોગ કેવી રીતે કરવો તે સમજવામાં તમારી મદદ કરવા માટે, કોરમાં સિમ્યુલેટેબલ ટેસ્ટબેન્ચ અને હાર્ડવેર ડિઝાઇન એક્સample જે સંકલન અને હાર્ડવેર પરીક્ષણને સપોર્ટ કરે છે. જ્યારે તમે ડિઝાઇન ભૂતપૂર્વample, પરિમાણ સંપાદક આપમેળે બનાવે છે fileહાર્ડવેરમાં ડિઝાઇનનું અનુકરણ, કમ્પાઇલ અને પરીક્ષણ કરવા માટે જરૂરી છે. તમે સંકલિત ડિઝાઇનને Intel® Arria® 10 GX FPGA ડેવલપમેન્ટ કિટ પર ડાઉનલોડ કરી શકો છો.
સંબંધિત માહિતી
હાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર IP કોર વપરાશકર્તા માર્ગદર્શિકા
ડિઝાઇન Exampલી ડિરેક્ટરી માળખું
હાર્ડવેર રૂપરેખાંકન અને પરીક્ષણ files (હાર્ડવેર ડિઝાઇન ભૂતપૂર્વample) માં સ્થિત છેample_ design_install_dir>/example_design/par. સિમ્યુલેશન files (ફક્ત સિમ્યુલેશન માટે ટેસ્ટબેન્ચ) માં સ્થિત છેample_design_install_dir>/example_design/sim.
ડિઝાઇન Exampલે ઘટકો
એચએમસી કંટ્રોલર હાર્ડવેર ડિઝાઇન ભૂતપૂર્વample નીચેના ઘટકો સમાવે છે:
- CDR સંદર્ભ ઘડિયાળ સાથે HMC કંટ્રોલર IP કોર 125 MHz અને ડિફોલ્ટ RX મેપિંગ અને TX મેપિંગ સેટિંગ્સ સાથે.
નોંધ: ડિઝાઇન ભૂતપૂર્વampHMC પુત્રી કાર્ડ સાથે Arria 10 GX FPGA ડેવલપમેન્ટ કિટ પર યોગ્ય રીતે કાર્ય કરવા માટે આ સેટિંગ્સની જરૂર છે. - ક્લાયન્ટ લોજિક જે IP કોરના પ્રોગ્રામિંગ અને પેકેટ જનરેશન અને ચેકિંગનું સંકલન કરે છે.
- JTAG નિયંત્રક કે જે અલ્ટેરા સિસ્ટમ કન્સોલ સાથે વાતચીત કરે છે. તમે સિસ્ટમ કન્સોલ દ્વારા ક્લાયન્ટ લોજિક સાથે વાતચીત કરો છો.
કીની યાદી આપે છે files કે જે ભૂતપૂર્વનો અમલ કરે છેampલે ટેસ્ટબેન્ચ.
| /src/hmcc_example.sv | ટોપ-લેવલ હાર્ડવેર ડિઝાઇન ભૂતપૂર્વample file. |
| /sim/hmcc_tb.sv | ટોપ લેવલ file સિમ્યુલેશન માટે. |
| ટેસ્ટબેન્ચ સ્ક્રિપ્ટ્સ
નોંધ: આપેલ મેકનો ઉપયોગ કરોfile આ સ્ક્રિપ્ટો બનાવવા માટે. |
|
| /sim/run_vsim.do | ટેસ્ટબેન્ચ ચલાવવા માટે મોડલસિમ સ્ક્રિપ્ટ. |
| /sim/run_vcs.sh | ટેસ્ટબેન્ચ ચલાવવા માટે Synopsys VCS સ્ક્રિપ્ટ. |
| /sim/run_ncsim.sh | ટેસ્ટબેન્ચ ચલાવવા માટે કેડન્સ NCSim સ્ક્રિપ્ટ. |
ડિઝાઇન જનરેટ કરી રહ્યા છીએ Example
આકૃતિ 1-5: ઉદાampહાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર પેરામીટર એડિટરમાં ડિઝાઇન ટેબ
Arria 10 હાર્ડવેર ડિઝાઇન એક્સ જનરેટ કરવા માટે આ પગલાં અનુસરોample અને testbench:
- IP કેટલોગ (ટૂલ્સ > IP કેટલોગ) માં, Arria 10 લક્ષ્ય ઉપકરણ કુટુંબ પસંદ કરો.
- IP કેટલોગમાં, હાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર શોધો અને પસંદ કરો. નવી IP ભિન્નતા વિન્ડો દેખાય છે.
- તમારી કસ્ટમ IP વિવિધતા માટે ઉચ્ચ-સ્તરના નામનો ઉલ્લેખ કરો. પેરામીટર એડિટર IP વિવિધતા સેટિંગ્સને a માં સાચવે છે file નામ આપવામાં આવ્યું છે .qsys.
- તમારે ઉપકરણ ફીલ્ડમાં ચોક્કસ Arria 10 ઉપકરણ પસંદ કરવું આવશ્યક છે, અથવા ક્વાર્ટસ પ્રાઇમ સોફ્ટવેર પસંદ કરે છે તે ડિફોલ્ટ ઉપકરણ રાખવું જોઈએ.
- OK પર ક્લિક કરો. IP પરિમાણ સંપાદક દેખાય છે.
- IP ટેબ પર, તમારા IP કોર ભિન્નતા માટેના પરિમાણોનો ઉલ્લેખ કરો.
- ભૂતપૂર્વ પરample ડિઝાઇન ટૅબ, ડિઝાઇન ex માટે નીચેની સેટિંગ્સ પસંદ કરોampલે:
- ડિઝાઇન પસંદ કરવા માટે, HMCC ડોટર બોર્ડ વિકલ્પ પસંદ કરો.
- માજી માટેampલે ડિઝાઇન Files, ટેસ્ટબેન્ચ જનરેટ કરવા માટે સિમ્યુલેશન વિકલ્પ પસંદ કરો અને હાર્ડવેર ડિઝાઇન એક્સ જનરેટ કરવા માટે સિન્થેસિસ વિકલ્પ પસંદ કરો.ample
- જનરેટેડ એચડીએલ ફોર્મેટ માટે, ફક્ત વેરિલોગ ઉપલબ્ધ છે.
- ટાર્ગેટ ડેવલપમેન્ટ કિટ માટે Arria 10 GX FPGA ડેવલપમેન્ટ કિટ (ઉત્પાદન સિલિકોન) પસંદ કરો.
નોંધ: જ્યારે તમે આ કીટ પસંદ કરો છો, ત્યારે હાર્ડવેર ડિઝાઇન ભૂતપૂર્વample લક્ષ્ય બોર્ડ પર ઉપકરણ સાથે તમારી અગાઉની ઉપકરણ પસંદગી પર ફરીથી લખે છે. જ્યારે તમે ડિઝાઇન ભૂતપૂર્વampલે, ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સોફ્ટવેર ઇન્ટેલ બનાવે છે
તમે પસંદ કરેલ બોર્ડ માટે ક્વાર્ટસ પ્રાઇમ પ્રોજેક્ટ, સેટિંગ અને પિન અસાઇનમેન્ટ. જો તમે નથી ઇચ્છતા કે સોફ્ટવેર ચોક્કસ બોર્ડને લક્ષ્ય બનાવે, તો કંઈ નહીં પસંદ કરો.
- જનરેટ એક્સ પર ક્લિક કરોampલે ડિઝાઇન બટન
ટેસ્ટબેન્ચને સમજવું
અલ્ટેરા એક ડિઝાઇન એક્સ પૂરી પાડે છેampએચએમસી કંટ્રોલર આઈપી કોર સાથે. ડિઝાઇન ભૂતપૂર્વample તમારા IP કોરના સિમ્યુલેશન અને સંકલન બંને માટે ઉપલબ્ધ છે. ડિઝાઇન ભૂતપૂર્વampએચએમસી કંટ્રોલર આઇપી કોર ટેસ્ટબેન્ચ તરીકે સિમ્યુલેશન ફંક્શન્સમાં લે છે.
જો તમે જનરેટ એક્સ ક્લિક કરોampએચએમસી કંટ્રોલર પેરામીટર એડિટરમાં લે ડિઝાઇન, ક્વાર્ટસ પ્રાઇમ સોફ્ટવેર ડેમોસ્ટ્રેશન ટેસ્ટબેન્ચ જનરેટ કરે છે. પરિમાણ સંપાદક તમને ટેસ્ટબેન્ચના ઇચ્છિત સ્થાન માટે સંકેત આપે છે.
ટેસ્ટબેન્ચનું અનુકરણ કરવા માટે, તમારે તમારું પોતાનું HMC બસ ફંક્શનલ મોડલ (BFM) પ્રદાન કરવું આવશ્યક છે. અલ્ટેરા ડિઝાઇનનું પરીક્ષણ કરે છેampમાઇક્રોન હાઇબ્રિડ મેમરી ક્યુબ BFM સાથે લે ટેસ્ટબેન્ચ. ટેસ્ટબેન્ચમાં I2C માસ્ટર મોડ્યુલ શામેલ નથી, કારણ કે માઇક્રોન HMC BFM સપોર્ટ કરતું નથી અને I2C મોડ્યુલ દ્વારા ગોઠવણીની જરૂર નથી.
સિમ્યુલેશનમાં, ટેસ્ટબેન્ચ નીચેની ક્રિયાઓનો ક્રમ કરવા માટે TX PLL અને ડેટા પાથ ઇન્ટરફેસને નિયંત્રિત કરે છે:
- રિસ્પોન્સ ઓપન લૂપ મોડમાં, HMC કંટ્રોલર IP કોર ડેટા રેટ અને ચેનલ પહોળાઈ સાથે HMC BFM ને ગોઠવે છે.
- BFM અને IP કોર વચ્ચેની લિંક સ્થાપિત કરે છે.
- દરેક IP કોરના ચાર પોર્ટને BFM પર ડેટાના ચાર પેકેટ લખવા માટે નિર્દેશિત કરે છે.
- BFM માંથી ડેટા પાછા વાંચવા માટે IP કોરને નિર્દેશિત કરે છે.
- ચકાસે છે કે વાંચેલા ડેટા લખવાના ડેટા સાથે મેળ ખાય છે.
- જો ડેટા મેળ ખાય છે, તો TEST_PASSED દર્શાવે છે.
ડિઝાઇનનું અનુકરણ કરવું Exampલે ટેસ્ટબેન્ચ
આકૃતિ 1-6: પ્રક્રિયા
ટેસ્ટબેન્ચનું અનુકરણ કરવા માટે આ પગલાં અનુસરો:
- આદેશ વાક્ય પર, માં બદલોample>/sim ડિરેક્ટરી.
- મેક સ્ક્રિપ્ટ લખો.
- તમારા સિમ્યુલેટરના આધારે નીચેના આદેશોમાંથી એક લખો:
- થી view સિમ્યુલેશન પરિણામો:
- જ્યારે તમે ત્રણ સપોર્ટેડ સિમ્યુલેટરમાંથી કોઈપણમાં ટેસ્ટબેન્ચ ચલાવો છો, ત્યારે સ્ક્રિપ્ટ ટેસ્ટબેન્ચ સિક્વન્સને એક્ઝિક્યુટ કરે છે અને સિમ્યુલેટર પ્રવૃત્તિને લૉગ કરે છે.ample ડિરેક્ટરી>/example_ ડિઝાઇન/સિમ/ .લોગ "vsim", "ncsim", અથવા "vcs" છે.
- જ્યારે તમે ત્રણ સપોર્ટેડ સિમ્યુલેટરમાં ટેસ્ટબેન્ચ ચલાવો છો, ત્યારે સ્ક્રિપ્ટ વેવફોર્મ જનરેટ કરે છે file. તમે મેક આદેશ ચલાવી શકો છો સિમ્યુલેટર-વિશિષ્ટ વેવફોર્મમાં વેવફોર્મ લોડ કરવા માટે _gui viewer
થી view તરંગ file તમારા સિમ્યુલેટરમાં, નીચેના આદેશોમાંથી એક લખો:સિમ્યુલેટર લાઇસન્સ માર્ગદર્શક ગ્રાફિક્સ મોડલસિમ
કમાન્ડ લાઇન vsim_gui બનાવો
વેવફોર્મ File <design example ડિરેક્ટરી>/example_design/sim/ mentor/hmcc_wf.wlf
સિનોપ્સિસ ડિસ્કવરી વિઝ્યુઅલ એન્વાયર્નમેન્ટ vcs_gui બનાવો <design example ડિરેક્ટરી>/example_design/sim/ hmcc_wf.vpd કેડન્સ સિમવિઝન વેવફોર્મ ncsim_gui બનાવો <design example ડિરેક્ટરી>/example_design/sim/ cadence/hmcc_wf.shm
- પરિણામોનું વિશ્લેષણ કરો. સફળ ટેસ્ટબેન્ચ પોર્ટ દીઠ દસ પેકેટ મોકલે છે અને મેળવે છે, અને Test_PASSED દર્શાવે છે”
બોર્ડની સ્થાપના
હાર્ડવેર ડિઝાઇન એક્સ ચલાવવા માટે બોર્ડ સેટ કરોample
નોંધ: તમે કોઈપણ સેટિંગ્સ બદલતા પહેલા ખાતરી કરો કે પાવર બંધ છે.
- પુત્રી કાર્ડ પર DIP સ્વીચો નીચે પ્રમાણે સેટ કરો:
- ક્યુબ ID 1 દર્શાવવા માટે DIP સ્વીચ SW0 સેટ કરો:
સ્વિચ કરો કાર્ય સેટિંગ 1 બચ્ચા[0] ખોલો 2 બચ્ચા[1] ખોલો 3 બચ્ચા[2] ખોલો 4 — પરવા નથી
ઘડિયાળ સેટિંગ્સનો ઉલ્લેખ કરવા માટે DIP સ્વીચ SW2 સેટ કરો:
| સ્વિચ કરો | કાર્ય | સેટિંગ |
| 1 | CLK1_FSEL0 | ઓપન (125 MHz) |
| 2 | CLK1_FSEL1 | ઓપન (125 MHz) |
| 3 | CLK1_SEL | ઓપન (ક્રિસ્ટલ) |
| 4 | — | પરવા નથી |
- પુત્રી કાર્ડના J10 અને J8 કનેક્ટર્સનો ઉપયોગ કરીને HMC પુત્રી કાર્ડને Arria 10 FPGA ડેવલપમેન્ટ કિટ સાથે કનેક્ટ કરો.
- Arria 10 GX FPGA ડેવલપમેન્ટ કિટ પર જમ્પર્સ સેટ કરો:
- FMC કનેક્ટર B માટે VCCIO સેટિંગ તરીકે 8 V પસંદ કરવા J1.5 જમ્પરમાં શન્ટ ઉમેરો.
- FMC કનેક્ટર A માટે VCCIO સેટિંગ તરીકે 11 V પસંદ કરવા J1.8 જમ્પરમાં શન્ટ ઉમેરો.
ડિઝાઇનનું સંકલન અને પરીક્ષણampલે હાર્ડવેર માં
હાર્ડવેર ડિઝાઇન એક્સ પર નિદર્શન પરીક્ષણ કમ્પાઇલ અને ચલાવવા માટેampઅને, આ પગલાં અનુસરો
- ખાતરી કરો કે હાર્ડવેર ડિઝાઇન ભૂતપૂર્વampપેઢી પૂર્ણ થઈ ગઈ છે.
- ક્વાર્ટસ પ્રાઇમ સોફ્ટવેરમાં, ક્વાર્ટસ પ્રાઇમ પ્રોજેક્ટ ખોલોample_design_install_dir> /example_design/par/hmcc_example.qpf
- કમ્પાઇલેશન ડેશબોર્ડમાં, કમ્પાઇલ ડિઝાઇન (ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન) પર ક્લિક કરો અથવા પ્રોસેસિંગ > સ્ટાર્ટ કમ્પાઇલેશન (ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સ્ટાન્ડર્ડ એડિશન) પસંદ કરો.
- તમે .sof જનરેટ કર્યા પછી, હાર્ડવેર ડિઝાઇન એક્સ પ્રોગ્રામ કરવા માટે આ પગલાંઓ અનુસરોampArria 10 ઉપકરણ પર le:
- ટૂલ્સ > પ્રોગ્રામર પસંદ કરો.
- પ્રોગ્રામરમાં, હાર્ડવેર સેટઅપ પર ક્લિક કરો.
- પ્રોગ્રામિંગ ઉપકરણ પસંદ કરો.
- Arria 10 GX FPGA ડેવલપમેન્ટ કિટ પસંદ કરો અને ઉમેરો કે જેની સાથે તમારું ક્વાર્ટસ પ્રાઇમ સેશન કનેક્ટ થઈ શકે.
- ખાતરી કરો કે મોડ J પર સેટ છેTAG.
- સ્વતઃ શોધ પર ક્લિક કરો અને કોઈપણ ઉપકરણ પસંદ કરો.
- Arria 10 ઉપકરણ પર ડબલ-ક્લિક કરો.
- માં .sof ખોલોample_design_install_dir>/example_design/par/output_ files,
નોંધ: ક્વાર્ટસ પ્રાઇમ સોફ્ટવેર ઉપકરણને .sof માંના એકમાં બદલે છે. - તમારા .sof સાથેની પંક્તિમાં, પ્રોગ્રામ/કોન્ફિગર કોલમમાં બોક્સને ચેક કરો.
- પ્રારંભ પર ક્લિક કરો.
- સૉફ્ટવેર ઉપકરણને હાર્ડવેર ડિઝાઇન સાથે ગોઠવે પછીample, બોર્ડ LEDs ને અવલોકન કરો:
- ઝબકતો લાલ LED સૂચવે છે કે ડિઝાઇન ચાલી રહી છે.
- લાલ ઝબકતા LED ની નજીકના બે લીલા LED સૂચવે છે કે HMC લિંક શરૂ થઈ ગઈ છે અને ટેસ્ટ પાસ થઈ ગઈ છે.
- લાલ ઝબકતા LED ની નજીક એક લાલ LED સૂચવે છે કે પરીક્ષણ નિષ્ફળ થયું.
- વૈકલ્પિક. વધારાના પરીક્ષણ આઉટપુટનું નિરીક્ષણ કરવા માટે સિસ્ટમ કન્સોલ ટેસ્ટબેન્ચનો ઉપયોગ કરો.
નોંધ: ડિઝાઇન એક્સમાં સ્ટેટસ સિગ્નલોનું નિરીક્ષણ કરવા માટે સિસ્ટમ કન્સોલનો ઉપયોગ કરોample જ્યારે બોર્ડ તમારા કમ્પ્યુટર સાથે J મારફતે જોડાયેલ હોયTAG ઇન્ટરફેસ સિસ્ટમ કન્સોલ રિમોટ મોનિટરિંગ માટે બોર્ડની LED સ્થિતિ, દરેક પગલા માટે પ્રારંભિક સ્થિતિ અને દરેક પોર્ટના વિનંતી જનરેટર અને પ્રતિસાદ તપાસનારની સ્થિતિ દર્શાવે છે. સિસ્ટમ કન્સોલ ટેસ્ટ શરૂ કરવા અથવા ફરીથી શરૂ કરવા માટે ઇન્ટરફેસ પણ પ્રદાન કરે છે.- ટૂલ્સ > સિસ્ટમ ડિબગીંગ ટૂલ્સ > સિસ્ટમ કન્સોલ પસંદ કરો.
- સિસ્ટમ કન્સોલમાં, પસંદ કરો File > સ્ક્રિપ્ટ ચલાવો.
- ખોલો file <example_design_install_dir>/example_design/par/sysconsole_ testbench.tcl.
- સોફ્ટવેર ગ્રાફિકલ ટેસ્ટ આઉટપુટ લોડ કરે છે. ફરીથી ટેસ્ટ ચલાવવા માટે રી-સ્ટાર્ટ પસંદ કરો.
ડિઝાઇનનું સંકલન અને પરીક્ષણampલે હાર્ડવેર માં
હાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર ડિઝાઇન
ડિઝાઇન Exampલે વર્ણન
ડિઝાઇન ભૂતપૂર્વample હાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર IP કોરની કાર્યક્ષમતા દર્શાવે છે. તમે Ex માંથી ડિઝાઇન જનરેટ કરી શકો છોampઆઇપી પેરામીટર એડિટરમાં હાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર ગ્રાફિકલ યુઝર ઇન્ટરફેસ (GUI) ની ડિઝાઇન ટેબ.
લક્ષણો
- HMC પુત્રી કાર્ડ અને HMC રૂપરેખાંકન માટે I2C માસ્ટર અને I2C પ્રારંભિક સ્ટેટ મશીન
- ATX PLL અને ટ્રાન્સસીવર રીકેલિબ્રેશન સ્ટેટ મશીન
- જનરેટરની વિનંતી કરો
- મોનિટરની વિનંતી કરો
- સિસ્ટમ કન્સોલ ઇન્ટરફેસ
હાર્ડવેર અને સોફ્ટવેર જરૂરીયાતો
અલ્ટેરા ડિઝાઇન એક્સનું પરીક્ષણ કરવા માટે નીચેના હાર્ડવેર અને સોફ્ટવેરનો ઉપયોગ કરે છેampલે:
- ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સોફ્ટવેર
- સિસ્ટમ કન્સોલ
- ModelSim-AE, Modelsim-SE, NCsim (ફક્ત વેરિલોગ HDL), અથવા VCS સિમ્યુલેટર
- Arria 10 GX FPGA ડેવલપમેન્ટ કિટ
- HMC પુત્રી કાર્ડ
કાર્યાત્મક વર્ણન
અલ્ટેરા એક સંકલન-તૈયાર ડિઝાઇન પૂરી પાડે છેampએચએમસી કંટ્રોલર આઈપી કોર સાથે. આ ડિઝાઇન ભૂતપૂર્વample એ FMC કનેક્ટર્સ દ્વારા જોડાયેલા HMC પુત્રી કાર્ડ સાથે Arria 10 GX FPGA ડેવલપમેન્ટ કિટને લક્ષ્ય બનાવે છે.
તમે ડિઝાઇનનો ઉપયોગ ભૂતપૂર્વ તરીકે કરી શકો છોampતમારી ડિઝાઇન સાથે તમારા IP કોરના યોગ્ય જોડાણ માટે અથવા સ્ટાર્ટર ડિઝાઇન તરીકે તમે તમારી પોતાની ડિઝાઇન જરૂરિયાતો માટે કસ્ટમાઇઝ કરી શકો છો. ડિઝાઇન ભૂતપૂર્વample માં એક I2C માસ્ટર મોડ્યુલ, એક PLL/CDR પુનઃકેલિબ્રેશન મોડ્યુલ, એક બાહ્ય ટ્રાન્સસીવર PLL IP કોર અને વ્યવહારો જનરેટ કરવા અને તપાસવા માટેના તર્કનો સમાવેશ થાય છે. ડિઝાઇન ભૂતપૂર્વample એ માઇક્રોન HMC 15G-SR HMC ઉપકરણ ધારે છે, જે એક fo છેurlશાહી ઉપકરણ, પુત્રી કાર્ડ પર. ડિઝાઇન ભૂતપૂર્વample IP કોરના એક ઉદાહરણનો સમાવેશ કરે છે અને HMC ઉપકરણ પર એક લિંક સાથે જોડાય છે. આકૃતિ 2-1: HMC કંટ્રોલર ડિઝાઇન Exampલે બ્લોક ડાયાગ્રામ
તમે Arria 10 FPGA ને ડિઝાઇન એક્સ સાથે ગોઠવો તે પછીample, I2C નિયંત્રક ઑન-બોર્ડ ઘડિયાળ જનરેટર અને HMC ઉપકરણને ગોઠવે છે. જ્યારે માપાંકન પૂર્ણ થાય છે, ત્યારે ડિઝાઇન ભૂતપૂર્વample ATX PLL ને માપાંકિત કરે છે. ઓપરેશન દરમિયાન, વિનંતી જનરેટર વાંચવા અને લખવાના આદેશો જનરેટ કરે છે જે HMC કંટ્રોલર IP કોર પછી પ્રક્રિયા કરે છે. વિનંતિ મોનિટર IP કોરમાંથી પ્રતિસાદો મેળવે છે અને તેમને શુદ્ધતા માટે તપાસે છે.
ઈન્ટરફેસ સિગ્નલો
કોષ્ટક 2-1: HMC કંટ્રોલર IP કોર ડિઝાઇન Example સિગ્નલો
| સિગ્નલ નામ
clk_50 |
દિશા
ઇનપુટ |
પહોળાઈ (બિટ્સ)
1 |
વર્ણન
50 MHz ઇનપુટ ઘડિયાળ. |
| hssi_refclk | ઇનપુટ | 1 | HMC અને HMCC IP કોર માટે CDR સંદર્ભ ઘડિયાળ. |
| સિગ્નલ નામ
hmc_lxrx |
દિશા
ઇનપુટ |
પહોળાઈ (બિટ્સ)
ચેનલ કાઉન્ટ (16 અથવા 8) |
વર્ણન
FPGA ટ્રાન્સસીવર પિન મેળવે છે. |
| hmc_lxtx | આઉટપુટ | ચેનલ કાઉન્ટ (16
અથવા 8) |
FPGA ટ્રાન્સસીવર ટ્રાન્સમિટ પિન. |
| hmc_ctrl_lxrxps | ઇનપુટ | 1 | FPGA ટ્રાન્સસીવર પાવર સેવ કંટ્રોલ. |
| hmc_ctrl_lxtxps | આઉટપુટ | 1 | HMC ટ્રાન્સસીવર પાવર બચાવ નિયંત્રણ. |
| hmc_ctrl_ferr_n | ઇનપુટ | 1 | HMC FERR_N આઉટપુટ. |
| hmc_ctrl_p_rst_n | આઉટપુટ | 1 | HMC P_RST_N ઇનપુટ. |
| hmc_ctrl_scl | દ્વિ-દિશાયુક્ત | 1 | HMC I2C ગોઠવણી ઘડિયાળ. |
| hmc_ctrl_sda | દ્વિ-દિશાયુક્ત | 1 | HMC I2C ગોઠવણી ડેટા. |
| fmc0_scl | આઉટપુટ | 1 | નહિ વપરાયેલ. પુત્રી કાર્ડ પરના 3.3 V પુલઅપથી FPGA I/O પિનને સુરક્ષિત રાખવા માટે નીચું ચલાવો. |
| fmc0_sda | આઉટપુટ | 1 | નહિ વપરાયેલ. પુત્રી કાર્ડ પરના 3.3 V પુલઅપથી FPGA I/O પિનને સુરક્ષિત રાખવા માટે નીચું ચલાવો. |
| પુશ_બટન | ઇનપુટ | 1 | પુશ બટન ઇનપુટ રીસેટ માટે વપરાય છે. |
| હાર્ટ_બીટ_એન | આઉટપુટ | 1 | હાર્ટબીટ એલઇડી આઉટપુટ. |
| link_init_complete_n | આઉટપુટ | 1 | લિંક પ્રારંભ પૂર્ણ LED આઉટપુટ. |
| ટેસ્ટ_પાસ કરેલ_એન | આઉટપુટ | 1 | પરીક્ષણ એલઇડી આઉટપુટ પાસ કર્યું. |
| test_failed_n | આઉટપુટ | 1 | પરીક્ષણ નિષ્ફળ LED આઉટપુટ. |
ડિઝાઇન Example નોંધણી નકશો
કોષ્ટક 2-2: HMC કંટ્રોલર IP કોર ડિઝાઇન Example નોંધણી નકશો
આ રજીસ્ટરો પર લખવાથી ડિઝાઇન રીસેટ થાય છે.
| બિટ્સ
1:0 |
ક્ષેત્રનું નામ
પોર્ટ કાઉન્ટ |
પ્રકાર
RO |
રીસેટ પર મૂલ્ય
બદલાય છે |
વર્ણન
IP કોર ઉદાહરણ માટે પોર્ટની સંખ્યા. |
| 7:2 | આરક્ષિત | RO | 0x00 |
કોષ્ટક 2-4: BOARD_LEDs રજિસ્ટર
આ રજીસ્ટર બોર્ડના LED ની સ્થિતિ દર્શાવે છે
| બિટ્સ
0 |
ક્ષેત્રનું નામ
પરીક્ષણ નિષ્ફળ થયું |
પ્રકાર
RO |
રીસેટ પર મૂલ્ય
0x00 |
વર્ણન
ટેસ્ટ નિષ્ફળ. |
| 1 | ટેસ્ટ પાસ કરી | RO | 0x00 | પરીક્ષા પાસ કરી. |
| 2 | HMCC લિંક પ્રારંભ પૂર્ણ | RO | 0x00 | HMC લિંક પ્રારંભ પૂર્ણ અને ટ્રાફિક માટે તૈયાર. |
| 3 | ધબકારા | RO | 0x00 | જ્યારે ડિઝાઇન ચાલી રહી હોય ત્યારે ટૉગલ થાય છે. |
| 7:4 | આરક્ષિત | RO | 0x00 |
કોષ્ટક 2-5: TEST_INITIALIZATION_STATUS રજિસ્ટર
| બિટ્સ
0 |
ક્ષેત્રનું નામ
I2C ઘડિયાળ જનરેટર સેટ |
પ્રકાર
RO |
રીસેટ પર મૂલ્ય
0x00 |
વર્ણન
ઓન-બોર્ડ ઘડિયાળ જનરેટર ગોઠવેલ. |
| 1 | ATX PLL અને ટ્રાન્સસીવર રિકેલિબ્રેશન પૂર્ણ | RO | 0x00 | ATX PLL અને ટ્રાન્સસીવર્સ ઇનપુટ ઘડિયાળ પર પુનઃ માપાંકિત. |
| 2 | I2C HMC
રૂપરેખાંકન પૂર્ણ |
RO | 0x00 | I2C પર HMC ઉપકરણ ગોઠવણી પૂર્ણ. |
| 3 | HMC લિંક પ્રારંભ પૂર્ણ | RO | 0x00 | HMC લિંક પ્રારંભ પૂર્ણ અને ટ્રાફિક માટે તૈયાર. |
| 7:4 | આરક્ષિત | RO | 0x00 |
કોષ્ટક 2-6: PORT_STATUS રજિસ્ટર
| બિટ્સ
0 |
ક્ષેત્રનું નામ
પોર્ટ 0 વિનંતી કરે છે બરાબર |
પ્રકાર
RO |
રીસેટ પર મૂલ્ય
0x00 |
વર્ણન
પોર્ટ 0 વિનંતી જનરેશન પૂર્ણ. |
| 1 | પોર્ટ 0 પ્રતિભાવો બરાબર | RO | 0x00 | પોર્ટ 0 પ્રતિસાદ ચકાસણી પસાર થઈ. |
| 2 | પોર્ટ 1 વિનંતી કરે છે બરાબર | RO | 0x00 | પોર્ટ 1 વિનંતી જનરેશન પૂર્ણ. |
| 3 | પોર્ટ 1 પ્રતિભાવો બરાબર | RO | 0x00 | પોર્ટ 1 પ્રતિસાદ ચકાસણી પસાર થઈ. |
| બિટ્સ
4 |
ક્ષેત્રનું નામ
પોર્ટ 2 વિનંતી કરે છે બરાબર |
પ્રકાર
RO |
રીસેટ પર મૂલ્ય
0x00 |
વર્ણન
પોર્ટ 2 વિનંતી જનરેશન પૂર્ણ. |
| 5 | પોર્ટ 2 પ્રતિભાવો બરાબર | RO | 0x00 | પોર્ટ 2 પ્રતિસાદ ચકાસણી પસાર થઈ. |
| 6 | પોર્ટ 3 વિનંતી કરે છે બરાબર | RO | 0x00 | પોર્ટ 3 વિનંતી જનરેશન પૂર્ણ. |
| 7 | પોર્ટ 4 પ્રતિભાવો બરાબર | RO | 0x00 | પોર્ટ 3 પ્રતિસાદ ચકાસણી પસાર થઈ. |
વધારાની માહિતી
HMC કંટ્રોલર ડિઝાઇન Exampવપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન ઇતિહાસ
કોષ્ટક A-1: દસ્તાવેજ પુનરાવર્તન ઇતિહાસ
ડિઝાઇનમાં નવી સુવિધાઓ અને ફેરફારોનો સારાંશ આપે છેampHMC કંટ્રોલર IP કોર માટે le વપરાશકર્તા માર્ગદર્શિકા.
| તારીખ | ACDS સંસ્કરણ | ફેરફારો |
| 2016.05.02 | 16.0 | પ્રારંભિક પ્રકાશન. |
ઇન્ટેલનો સંપર્ક કેવી રીતે કરવો
કોષ્ટક A-2: ઇન્ટેલનો સંપર્ક કેવી રીતે કરવો
Intel ઉત્પાદનો વિશેની સૌથી અદ્યતન માહિતી શોધવા માટે, આ કોષ્ટકનો સંદર્ભ લો. તમે તમારી સ્થાનિક ઇન્ટેલ સેલ્સ ઓફિસ અથવા વેચાણ પ્રતિનિધિનો પણ સંપર્ક કરી શકો છો.
| સંપર્ક કરો | સંપર્ક પદ્ધતિ | સરનામું |
| ટેકનિકલ સપોર્ટ | Webસાઇટ | www.altera.com/support |
|
ટેકનિકલ તાલીમ |
Webસાઇટ | www.altera.com/training |
| ઈમેલ | FPGATraining@intel.com | |
| ઉત્પાદન સાહિત્ય | Webસાઇટ | www.altera.com/literature |
| બિન-તકનીકી આધાર: સામાન્ય | ઈમેલ | nacomp@altera.com |
| સંપર્ક કરો
નોનટેક્નિકલ સપોર્ટ: સોફ્ટવેર લાઇસન્સિંગ |
સંપર્ક પદ્ધતિ
ઈમેલ |
સરનામું
|
સંબંધિત માહિતી
- www.altera.com/support
- www.altera.com/training
- custrain@altera.com
- www.altera.com/literature
- nacomp@altera.com
- authorization@altera.com
ટાઇપોગ્રાફિક સંમેલનો
કોષ્ટક A-3: ટાઇપોગ્રાફિક સંમેલનો
આ દસ્તાવેજ ઉપયોગ કરે છે તે ટાઇપોગ્રાફિક સંમેલનોની યાદી આપે છે
પ્રતિસાદ આયકન તમને Altera ને દસ્તાવેજ વિશે પ્રતિસાદ સબમિટ કરવાની મંજૂરી આપે છે. પ્રતિસાદ એકત્રિત કરવાની પદ્ધતિઓ દરેક દસ્તાવેજ માટે યોગ્ય હોય તે પ્રમાણે બદલાય છે
ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. Intel, Intel લોગો, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus અને Stratix શબ્દો અને લોગો એ US અને/અથવા અન્ય દેશોમાં Intel Corporation અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના FPGA અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે.
અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે
101 ઇનોવેશન ડ્રાઇવ, સેન જોસ, CA 95134
ક્વાર્ટસ પ્રાઇમ ડિઝાઇન સ્યુટ માટે છેલ્લે અપડેટ કરવામાં આવ્યું: 16.0
UG-20027
2016.05.02
101 ઇનોવેશન ડ્રાઇવ
સેન જોસ, CA 95134
www.altera.com
દસ્તાવેજો / સંસાધનો
 |
ALTERA Arria 10 હાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર ડિઝાઇન Example [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા Arria 10 હાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર ડિઝાઇન એક્સample, Arria 10, હાઇબ્રિડ મેમરી ક્યુબ કંટ્રોલર ડિઝાઇન એક્સample, કંટ્રોલર ડિઝાઇન એક્સample, ડિઝાઇન Example |