Muundo wa Kidhibiti cha Mchemraba wa Kumbukumbu wa ALTERA Arria 10 Example

Ubunifu wa Kidhibiti cha Mchemraba wa Kumbukumbu Mseto Example Mwongozo wa Mtumiaji hutoa maelezo juu ya muundo na matumizi ya muundo wa maunzi wa Kidhibiti cha HMC zamaniample. Mwongozo umesasishwa kwa Quartus Prime Design Suite 16.0 na ulisasishwa mara ya mwisho tarehe 2 Mei 2016.
Kubuni ExampMwongozo wa Kuanza Haraka hutoa maagizo ya hatua kwa hatua ya kuandaa, kuiga, kutengeneza na kujaribu muundo wa zamani wa Mdhibiti wa HMC.ample. Rejelea Kielelezo 1-1 kwa nyongezaview wa hatua za maendeleo.

Kubuni Example Maelezo

Muundo wa maunzi wa Kidhibiti cha HMC example inajumuisha vipengee mbalimbali kama vile Kifaa cha Bodi ya Arria 10, Kidhibiti cha IP cha HMC, Saa na Weka Upya PLL za TX, Jenereta ya Ombi la Njia ya Data na Monitor ya Majibu, TX/TX FIFO MAC, RX MAC, Udhibiti wa Avalon-MM na LEDs, Kiolesura cha Hali ya Kidhibiti, Avalon-MM I 2C Master, TX/Swatilization Lapper Lap X16 10 Kiolesura cha Urekebishaji wa Transceiver, na Kifaa cha HMC. Exampmuundo wa le huhitaji mipangilio mahususi ili kufanya kazi ipasavyo kwenye Kifaa cha Ukuzaji cha Arria 10 GX FPGA chenye kadi ya binti ya HMC.

Maelezo ya Ziada

Sehemu ya Maelezo ya Ziada hutoa maelezo juu ya muundo wa saraka kwa muundo uliotengenezwa wa zamaniample, historia ya masahihisho ya mwongozo wa mtumiaji, kanuni za uchapaji zinazotumika kwenye mwongozo, na jinsi ya kuwasiliana na Intel kwa usaidizi.

Maagizo ya Matumizi ya Bidhaa

Fuata maagizo hapa chini ili kutumia muundo wa maunzi wa Kidhibiti cha HMCample:

1. Kukusanya muundo wa zamaniampkwa kutumia simulator
2. Fanya simulation ya utendaji
3. Tengeneza muundo wa zamaniample
4. Kukusanya muundo wa zamaniampkwa kutumia Quartus Prime
5. Jaribu muundo wa maunzi

Kumbuka kwamba usanidi wa vifaa na mtihani files kwa muundo wa zamaniample ziko ndani /example_design/par, wakati simulation files ziko ndani /example_design/sim.

Ili kukusaidia kuelewa jinsi ya kutumia msingi wa IP wa Kidhibiti cha Mchemraba Mseto wa Kumbukumbu, msingi una benchi ya majaribio inayoweza kuiga na muundo wa zamani wa maunzi.ample ambayo inasaidia ujumuishaji na upimaji wa maunzi. Unapotengeneza muundo wa zamaniampna, mhariri wa parameta huunda kiotomati files muhimu kuiga, kukusanya, na kujaribu muundo katika maunzi. Unaweza kupakua muundo uliokusanywa kwenye Intel® Arria® 10 GX FPGA Development Kit.

Habari Zinazohusiana
Mwongozo wa Mtumiaji wa Mchemraba wa Kumbukumbu ya Mseto wa IP

Kubuni ExampMuundo wa Saraka

Usanidi wa maunzi na mtihani files (muundo wa vifaa mfanoample) ziko ndaniample_ design_install_dir>/example_design/par. Uigaji files (testbench kwa simulation tu) ziko ndaniample_design_install_dir>/example_design/sim.

Kubuni Example Components

Muundo wa maunzi wa Kidhibiti cha HMC example ni pamoja na vipengele vifuatavyo:

• Msingi wa IP wa Kidhibiti cha HMC na saa ya marejeleo ya CDR iliyowekwa kuwa 125 MHz na yenye mipangilio chaguomsingi ya ramani ya RX na ramani ya TX.
  Kumbuka: Muundo wa zamaniample inahitaji mipangilio hii kufanya kazi ipasavyo kwenye Kifaa cha Ukuzaji cha Arria 10 GX FPGA chenye kadi ya binti ya HMC.
• Mantiki ya mteja ambayo huratibu upangaji wa msingi wa IP, na utengenezaji wa pakiti na ukaguzi.
• JTAG kidhibiti kinachowasiliana na Dashibodi ya Mfumo wa Altera. Unawasiliana na mantiki ya mteja kupitia Dashibodi ya Mfumo.

Inaorodhesha ufunguo files kwamba kutekeleza exampna testbench.

/src/hmcc_example.sv	Usanifu wa maunzi wa hali ya juu example file.
/sim/hmcc_tb.sv	Kiwango cha juu file kwa simulizi.
Hati za Testbench Kumbuka: Tumia Tengeneza iliyotolewafile kutengeneza maandishi haya.
/sim/run_vsim.do	Hati ya ModelSim ya kuendesha testbench.
/sim/run_vcs.sh	Hati ya Synopsys VCS ya kuendesha jaribio.
/sim/run_ncsim.sh	Hati ya Cadence NCSim ya kuendesha testbench.

Kuzalisha Kubuni Example

Kielelezo 1-5: Kutample Kichupo cha Kubuni katika Kihariri cha Kidhibiti cha Kidhibiti cha Kumbukumbu ya Mchemraba

Fuata hatua hizi ili kuunda muundo wa maunzi wa Arria 10ample na testbench:

1. Katika Katalogi ya IP (Zana > Katalogi ya IP), chagua familia ya kifaa kinacholengwa cha Arria 10.
2. Katika Katalogi ya IP, pata na uchague Kidhibiti cha Mchemraba wa Kumbukumbu ya Mseto. Dirisha Mpya la Tofauti ya IP inaonekana.
3. Bainisha jina la kiwango cha juu kwa utofauti wako maalum wa IP. Kihariri cha parameta huhifadhi mipangilio ya utofautishaji wa IP katika a file jina .qsys.
4. Lazima uchague kifaa mahususi cha Arria 10 katika sehemu ya Kifaa, au uweke kifaa chaguo-msingi ambacho programu ya Quartus Prime itachagua.
5. Bofya Sawa. Mhariri wa parameta ya IP inaonekana.
6. Kwenye kichupo cha IP, taja vigezo vya utofauti wako wa msingi wa IP.
7. Juu ya Exampkwenye kichupo cha Kubuni, chagua mipangilio ifuatayo ya muundo wa zamaniample:
   1. Kwa Teua Ubunifu, chagua chaguo la Bodi ya Binti ya HMCC.
   2. Kwa Exampna Ubunifu Files, chagua chaguo la Uigaji ili kutoa testbench, na uchague chaguo la Usanifu ili kutoa muundo wa maunzi ex.ample.
   3. Kwa Umbizo la HDL Inayozalishwa, Verilog pekee ndiyo inayopatikana.
   4. Kwa Kitengo cha Kukuza Lengwa chagua Kifaa cha Maendeleo cha Arria 10 GX FPGA (Silicon ya Uzalishaji).
      Kumbuka: Unapochagua seti hii, muundo wa maunzi wa zamaniample hubatilisha uteuzi wako wa awali wa kifaa na kifaa kwenye ubao lengwa. Unapotengeneza muundo wa zamaniampna, programu ya Intel Quartus Prime inaunda Intel
      Mradi wa Quartus Prime, mpangilio, na bandika kazi za ubao uliochagua. Ikiwa hutaki programu kulenga ubao maalum, chagua Hakuna.
8. Bofya Tengeneza Exampkitufe cha Kubuni

Kuelewa Testbench

Altera hutoa muundo wa zamaniampna msingi wa IP ya Kidhibiti cha HMC. Ubunifu wa zamaniample inapatikana kwa uigaji wa msingi wako wa IP na kwa mkusanyiko. Ubunifu wa zamaniample katika utendakazi wa uigaji kama benchi ya msingi ya majaribio ya IP ya Kidhibiti cha HMC.
Ukibofya Tengeneza Exampna Ubunifu katika kihariri cha kigezo cha Kidhibiti cha HMC, programu ya Quartus Prime hutengeneza benchi ya majaribio ya maonyesho. Mhariri wa parameta hukuruhusu kupata eneo linalohitajika la testbench.
Ili kuiga benchi ya majaribio, lazima utoe modeli yako ya uendeshaji ya basi ya HMC (BFM). Altera hujaribu muundo wa zamaniample testbench na Micron Hybrid Memory Cube BFM. Benchi ya majaribio haijumuishi moduli kuu ya I2C, kwa sababu Micron HMC BFM haitumii na haihitaji usanidi kwa moduli ya I2C.
Kwa kuiga, testbench inadhibiti TX PLL na miingiliano ya njia ya data ili kutekeleza mlolongo ufuatao wa vitendo:

1. Huweka mipangilio ya HMC BFM yenye kiwango cha msingi cha data ya IP ya Kidhibiti cha HMC na upana wa kituo, katika Hali ya Kujibu Wazi.
2. Huanzisha kiungo kati ya BFM na msingi wa IP.
3. Huelekeza kila moja ya bandari nne za msingi wa IP kuandika pakiti nne za data kwa BFM.
4. Huelekeza msingi wa IP kusoma tena data kutoka kwa BFM.
5. Huangalia kama data iliyosomwa inalingana na data iliyoandikwa.
6. Ikiwa data inalingana, itaonyeshwa TEST_PASSED.

Kuiga Usanifu Exampkwenye Testbench
Kielelezo 1-6: Utaratibu

Fuata hatua hizi ili kuiga testbench:

1. Katika mstari wa amri, badilisha kwaample>/sim saraka.
2. Andika tengeneza maandishi.
3. Andika moja ya amri zifuatazo, kulingana na simulator yako:
4. Kwa view matokeo ya uigaji:
   1. Unapoendesha testbench katika simulators zozote tatu zinazotumika, hati hutekeleza mlolongo wa testbench na kuweka shughuli ya kiigaji ndani.ample directory>/example_ design/sim/ .logi. ni “vsim”, “ncsim”, au “vcs”.
   2. Unapoendesha testbench katika simulators zozote tatu zinazotumika, hati hutoa muundo wa wimbi file. Unaweza kuendesha amri make _gui kupakia muundo wa wimbi katika muundo maalum wa kiigaji viewer.
      Kwa view muundo wa wimbi file katika simulator yako, andika moja ya amri zifuatazo:

      Leseni ya Simulator Mentor Graphics ModelSim	Mstari wa Amri tengeneza vsim_gui	Umbo la wimbi File <design exampkwenye saraka>/mfample_design/sim/ mentor/hmcc_wf.wlf
      Mazingira ya Kuonekana ya Ugunduzi wa Synopsy	tengeneza vcs_gui	<design exampkwenye saraka>/mfample_design/sim/ hmcc_wf.vpd
      Cadence SimVision Waveform	tengeneza ncsim_gui	<design exampkwenye saraka>/mfample_design/sim/ cadence/hmcc_wf.shm
5. Chambua matokeo. Testbench iliyofaulu hutuma na kupokea pakiti kumi kwa kila bandari, na huonyesha Test_PASSED”

Kuanzisha Bodi

Sanidi ubao ili kuendesha muundo wa maunzi wa zamaniample.
Kumbuka: Hakikisha kuwa nishati imezimwa kabla ya kubadilisha mipangilio yoyote.

1. Weka swichi za DIP kwenye kadi ya binti kama ifuatavyo:
2. Weka swichi ya DIP SW1 ili kuonyesha kitambulisho cha mchemraba 0:
   

   Badili	Kazi	Mpangilio
   1	CUB[0]	Fungua
   2	CUB[1]	Fungua
   3	CUB[2]	Fungua
   4	—	Usijali

Weka swichi ya DIP SW2 ili kubainisha mipangilio ya saa:

Badili	Kazi	Mpangilio
1	CLK1_FSEL0	Fungua (125 MHz)
2	CLK1_FSEL1	Fungua (125 MHz)
3	CLK1_SEL	Fungua (Kioo)
4	—	Usijali

• Unganisha kadi ya binti ya HMC kwenye Kifaa cha Ukuzaji cha Arria 10 FPGA kwa kutumia viunganishi vya J8 na J10 vya kadi ya binti.
• Weka virukaruka kwenye Kifaa cha Maendeleo cha Arria 10 GX FPGA:
• Ongeza shunti kwenye jumper ya J8 ili kuchagua 1.5 V kama mpangilio wa VCCIO wa kiunganishi cha FMC B.
• Ongeza shunti kwenye jumper ya J11 ili kuchagua 1.8 V kama mpangilio wa VCCIO wa kiunganishi cha FMC A.

Kukusanya na Kujaribu Kubuni Example katika vifaa

Kukusanya na kuendesha jaribio la onyesho kwenye muundo wa maunzi example, fuata hatua hizi

1. Hakikisha muundo wa maunzi exampkizazi kimekamilika.
2. Katika programu ya Quartus Prime, fungua mradi wa Quartus Primeample_design_install_dir> /example_design/par/hmcc_example.qpf.
3. Katika Dashibodi ya Ukusanyaji, bofya Muundo wa Kukusanya (Toleo la Intel Quartus Prime Pro) au uchague Kuchakata > Anza Kukusanya (Toleo la Kawaida la Intel Quartus).
4. Baada ya kutengeneza .sof, fuata hatua hizi ili kupanga muundo wa maunzi zamaniample kwenye kifaa cha Arria 10:
   1. Chagua Zana > Kipanga programu.
   2. Katika Kipanga programu, bofya Usanidi wa Vifaa.
   3. Chagua kifaa cha kupanga.
   4. Chagua na uongeze Kifaa cha Ukuzaji cha Arria 10 GX FPGA ambacho kipindi chako cha Quartus Prime kinaweza kuunganishwa.
   5. Hakikisha kuwa Modi imewekwa kuwa JTAG.
   6. Bofya Gundua Kiotomatiki na uchague kifaa chochote.
   7. Bofya mara mbili kifaa cha Arria 10.
   8. Fungua .sof inample_design_install_dir>/example_design/par/output_ files,
      Kumbuka: Programu ya Quartus Prime hubadilisha kifaa kuwa kile kilicho kwenye .sof.
   9. Katika safu mlalo na .sof yako, chagua kisanduku katika safu wima ya Mpango/Sanidi.
   10. Bofya Anza.
   11. Baada ya programu kusanidi kifaa na muundo wa maunzi example, angalia taa za bodi:
       1. LED nyekundu inayometa inaashiria muundo unaendelea.
       2. Taa mbili za kijani kibichi karibu na taa nyekundu inayometa inamaanisha kuwa kiungo cha HMC kimeanzishwa na jaribio limefaulu.
       3. LED moja nyekundu karibu na LED nyekundu inayofumba inaashiria kuwa jaribio limeshindwa.
   12. Hiari. Tumia kipimo cha Dashibodi ya Mfumo ili kuona matokeo ya ziada ya majaribio.
       Kumbuka: Tumia Dashibodi ya Mfumo kufuatilia mawimbi ya hali katika muundo wa zamaniample wakati bodi imeunganishwa kwenye kompyuta yako kupitia JTAG kiolesura. Dashibodi ya Mfumo huonyesha hali ya bodi ya LED kwa ufuatiliaji wa mbali, hali ya uanzishaji kwa kila hatua, na hali ya kila jenereta ya ombi la kila mlango na kikagua majibu. Dashibodi ya Mfumo pia hutoa kiolesura cha kuanzisha au kuanzisha upya jaribio.
       1. Chagua Zana > Vyombo vya Utatuzi wa Mfumo > Dashibodi ya Mfumo.
       2. Katika Console ya Mfumo, chagua File > Tekeleza Hati.
       3. Fungua file <mfample_design_install_dir>/example_design/par/sysconsole_ testbench.tcl.
       4. Programu hupakia matokeo ya jaribio la picha. Chagua Anzisha tena ili kufanya jaribio tena.

Kukusanya na Kujaribu Kubuni Example katika vifaa

Ubunifu wa Kidhibiti cha Mchemraba wa Kumbukumbu ya Mseto

Kubuni Example Maelezo

Ubunifu wa zamaniample huonyesha utendakazi wa msingi wa IP ya Kidhibiti cha Mchemraba wa Kumbukumbu Mseto. Unaweza kutengeneza muundo kutoka kwa Example kichupo cha Kubuni cha kiolesura cha picha cha Kidhibiti cha Mchemraba wa Kumbukumbu ya Mseto (GUI) katika kihariri cha kigezo cha IP.

Vipengele

• Mashine ya hali ya uanzishaji ya I2C master na I2C kwa kadi ya binti ya HMC na usanidi wa HMC
• ATX PLL na mashine ya hali ya urekebishaji upya wa kipitishio
• Omba jenereta
• Omba kufuatilia
• Kiolesura cha Dashibodi ya Mfumo

Mahitaji ya Vifaa na Programu
Altera hutumia maunzi na programu zifuatazo kujaribu muundo wa zamaniample:

• Programu ya Intel Quartus Prime
• Console ya Mfumo
• ModelSim-AE, Modelsim-SE, NCsim (Verilog HDL pekee), au kiigaji cha VCS
• Arria 10 GX FPGA Development Kit
• Kadi ya binti ya HMC

Maelezo ya Utendaji

Altera hutoa muundo tayari wa mkusanyikoampna msingi wa IP ya Kidhibiti cha HMC. Ubunifu huu wa zamaniample inalenga Arria 10 GX FPGA Development Kit na kadi ya binti ya HMC iliyounganishwa kupitia viunganishi vya FMC.
Unaweza kutumia muundo kama wa zamaniample kwa muunganisho sahihi wa msingi wako wa IP kwa muundo wako, au kama muundo wa kuanza unaweza kubinafsisha kwa mahitaji yako mwenyewe ya muundo. Ubunifu wa zamaniample inajumuisha moduli kuu ya I2C, moduli ya kusawazisha PLL/CDR, msingi mmoja wa IP wa kipitishio cha nje cha PLL, na mantiki ya kuzalisha na kuangalia miamala. Ubunifu wa zamaniample huchukua kifaa cha Micron HMC 15G-SR HMC, ambacho ni fourlkifaa cha wino, kwenye kadi ya binti. Ubunifu wa zamaniample inajumuisha mfano mmoja wa msingi wa IP na inaunganisha kwa kiungo kimoja kwenye kifaa cha HMC. Kielelezo 2-1: Muundo wa Kidhibiti cha HMC Example Block Mchoro

Baada ya kusanidi Arria 10 FPGA na muundo wa zamaniampna, kidhibiti cha I2C husanidi jenereta za saa kwenye ubao na kifaa cha HMC. Wakati urekebishaji ukamilika, muundo wa zamaniample husawazisha ATX PLL. Wakati wa operesheni, jenereta ya ombi hutoa amri za kusoma na kuandika ambazo msingi wa IP ya Kidhibiti cha HMC huchakata. Kichunguzi cha ombi kinanasa majibu kutoka kwa msingi wa IP na kuyaangalia kwa usahihi.

Ishara za Kiolesura
Jedwali la 2-1: Kidhibiti cha IP cha Muundo wa Msingi wa HMC Example Signals

Jina la Ishara clk_50	Mwelekeo Ingizo	Upana (Biti) 1	Maelezo Saa ya kuingiza 50 MHz.
hssi_refclk	Ingizo	1	Saa ya marejeleo ya CDR ya msingi wa IP ya HMC na HMCC.

Jina la Ishara hmc_lxrx	Mwelekeo Ingizo	Upana (Biti) Idadi ya Chaneli (16 au 8)	Maelezo FPGA transceiver kupokea pini.
hmc_lxtx	Pato	Idadi ya Chaneli (16 au 8)	FPGA transceiver pini za kusambaza.
hmc_ctrl_lxrxps	Ingizo	1	Udhibiti wa kuokoa nguvu wa kipitishio cha FPGA.
hmc_ctrl_lxtxps	Pato	1	Udhibiti wa kuokoa nguvu wa transceiver ya HMC.
hmc_ctrl_ferr_n	Ingizo	1	Pato la HMC FERR_N.
hmc_ctrl_p_rst_n	Pato	1	Ingizo la HMC P_RST_N.
hmc_ctrl_scl	Mielekeo miwili	1	Saa ya usanidi ya HMC I2C.
hmc_ctrl_sda	Mielekeo miwili	1	Data ya usanidi wa HMC I2C.
fmc0_scl	Pato	1	Isiyotumika. Inaendeshwa kwa chini ili kulinda pini za FPGA I/O kutoka kwa kuvuta 3.3 V kwenye kadi ya binti.
fmc0_sda	Pato	1	Isiyotumika. Inaendeshwa kwa chini ili kulinda pini za FPGA I/O kutoka kwa kuvuta 3.3 V kwenye kadi ya binti.
push_button	Ingizo	1	Ingizo la kitufe cha kushinikiza limetumika kuweka upya.
mapigo_ya_moyo_n	Pato	1	Mapigo ya moyo LED pato.
link_init_complete_n	Pato	1	Uanzishaji wa kiungo umekamilisha towe la LED.
test_passed_n	Pato	1	Jaribio la matokeo ya LED yaliyopitishwa.
mtihani_umeshindwa_n	Pato	1	Utoaji wa LED umeshindwa.

Kubuni Exampna Ramani ya Usajili
Jedwali la 2-2: Kidhibiti cha IP cha Muundo wa Msingi wa HMC Exampna Ramani ya Usajili

Kuandika kwa rejista hizi hurekebisha muundo.

Bits 1:0	Jina la shamba Hesabu ya bandari	Aina RO	Thamani kwenye Kuweka Upya Inatofautiana	Maelezo Idadi ya milango kwa mfano wa msingi wa IP.
7:2	Imehifadhiwa	RO	0x00

Jedwali la 2-4: Sajili ya BOARD_LEDs
Rejesta hii inaonyesha hali ya taa za LED za bodi

Bits 0	Jina la shamba Jaribio Limeshindwa	Aina RO	Thamani kwenye Kuweka Upya 0x00	Maelezo Jaribio limeshindwa.
1	Mtihani Umepita	RO	0x00	Mtihani umepita.
2	Uanzishaji wa Kiungo cha HMCC Umekamilika	RO	0x00	Uanzishaji wa kiungo cha HMC umekamilika na tayari kwa trafiki.
3	Mapigo ya moyo	RO	0x00	Hugeuza muundo unapofanya kazi.
7:4	Imehifadhiwa	RO	0x00

Jedwali la 2-5: Sajili ya TEST_INITIALIZATION_STATUS

Bits 0	Jina la shamba Seti ya Jenereta ya Saa ya I2C	Aina RO	Thamani kwenye Kuweka Upya 0x00	Maelezo Jenereta za saa za ubaoni zimesanidiwa.
1	ATX PLL na Urekebishaji wa Transceiver Umekamilika	RO	0x00	ATX PLL na transceivers zimesawazishwa upya kwa saa ya kuingiza sauti.
2	I2C HMC Usanidi Umekamilika	RO	0x00	Usanidi wa kifaa cha HMC juu ya I2C umekamilika.
3	Uanzishaji wa Kiungo cha HMC Umekamilika	RO	0x00	Uanzishaji wa kiungo cha HMC umekamilika na tayari kwa trafiki.
7:4	Imehifadhiwa	RO	0x00

Jedwali 2-6: Sajili ya PORT_STATUS

Bits 0	Jina la shamba Bandari 0 Inaomba Sawa	Aina RO	Thamani kwenye Kuweka Upya 0x00	Maelezo Uzalishaji wa ombi la bandari 0 umekamilika.
1	Bandari 0 Majibu Sawa	RO	0x00	Ukaguzi wa jibu la bandari 0 umepitishwa.
2	Bandari 1 Inaomba Sawa	RO	0x00	Uzalishaji wa ombi la bandari 1 umekamilika.
3	Bandari 1 Majibu Sawa	RO	0x00	Ukaguzi wa jibu la bandari 1 umepitishwa.

Bits 4	Jina la shamba Bandari 2 Inaomba Sawa	Aina RO	Thamani kwenye Kuweka Upya 0x00	Maelezo Uzalishaji wa ombi la bandari 2 umekamilika.
5	Bandari 2 Majibu Sawa	RO	0x00	Ukaguzi wa jibu la bandari 2 umepitishwa.
6	Bandari 3 Inaomba Sawa	RO	0x00	Uzalishaji wa ombi la bandari 3 umekamilika.
7	Bandari 4 Majibu Sawa	RO	0x00	Ukaguzi wa jibu la bandari 3 umepitishwa.

Maelezo ya Ziada

Usanifu wa Kidhibiti cha HMC Exampna Historia ya Marekebisho ya Mwongozo wa Mtumiaji
Jedwali A-1: ​​Historia ya Marekebisho ya Hati
Inatoa muhtasari wa vipengele vipya na mabadiliko katika muundo wa zamaniampmwongozo wa mtumiaji wa msingi wa IP wa Kidhibiti cha HMC.

Tarehe	Toleo la ACDS	Mabadiliko
2016.05.02	16.0	Kutolewa kwa awali.

Jinsi ya kuwasiliana na Intel
Jedwali A-2: Jinsi ya Kuwasiliana na Intel
Ili kupata maelezo ya kisasa zaidi kuhusu bidhaa za Intel, rejelea jedwali hili. Unaweza pia kuwasiliana na ofisi ya mauzo ya Intel iliyo karibu nawe au mwakilishi wa mauzo.

Wasiliana	Njia ya Mawasiliano	Anwani
Usaidizi wa kiufundi	Webtovuti	www.altera.com/support
Mafunzo ya kiufundi	Webtovuti	www.altera.com/training
	Barua pepe	FPGATraining@intel.com
Maandishi ya bidhaa	Webtovuti	www.altera.com/literature
Usaidizi usio wa kiufundi: jumla	Barua pepe	nacomp@altera.com

Wasiliana   Usaidizi usio wa kiufundi: leseni ya programu

Njia ya Mawasiliano   Barua pepe

Anwani   authorization@altera.com

Habari Zinazohusiana

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• authorization@altera.com

Mikataba ya uchapaji

Jedwali A-3: Mikataba ya Uchapaji
Inaorodhesha kanuni za uchapaji hati hii inatumia

Aikoni ya Maoni hukuruhusu kuwasilisha maoni kwa Altera kuhusu hati. Mbinu za kukusanya maoni hutofautiana inavyofaa kwa kila hati

Shirika la Intel. Haki zote zimehifadhiwa. Intel, nembo ya Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus na Stratix maneno na nembo ni chapa za biashara za Intel Corporation au kampuni zake tanzu nchini Marekani na/au nchi nyinginezo. Intel inathibitisha utendakazi wa FPGA yake na bidhaa za semiconductor kwa vipimo vya sasa kwa mujibu wa udhamini wa kawaida wa Intel, lakini inahifadhi haki ya kufanya mabadiliko kwa bidhaa na huduma zozote wakati wowote bila taarifa. Intel haichukui jukumu au dhima yoyote inayotokana na maombi au matumizi ya taarifa yoyote, bidhaa, au huduma iliyofafanuliwa hapa isipokuwa kama ilivyokubaliwa kwa maandishi na Intel. Wateja wa Intel wanashauriwa kupata toleo jipya zaidi la vipimo vya kifaa kabla ya kutegemea taarifa yoyote iliyochapishwa na kabla ya kuagiza bidhaa au huduma.
Majina na chapa zingine zinaweza kudaiwa kama mali ya wengine
101 Innovation Drive, San Jose, CA 95134

Ilisasishwa mwisho kwa Quartus Prime Design Suite: 16.0
UG-20027
2016.05.02
101 Hifadhi ya Ubunifu
San Jose, CA 95134
www.altera.com

Nyaraka / Rasilimali

Muundo wa Kidhibiti cha Mchemraba wa Kumbukumbu wa ALTERA Arria 10 Example [pdf] Mwongozo wa Mtumiaji Muundo wa Kidhibiti cha Mchemraba wa Kumbukumbu ya Arria 10 Example, Arria 10, Ubunifu wa Kidhibiti cha Mchemraba wa Kumbukumbu Mseto Example, Usanifu wa Kidhibiti Example, Kubuni Example

Marejeleo

• Mwongozo wa Mtumiaji