ALTERA Arria 10 Hybrid Memory Cube Controller Hönnun Example

Hybrid Memory Cube Controller Hönnun ExampLe User Guide veitir upplýsingar um hönnun og notkun HMC Controller vélbúnaðarhönnunar tdample. Leiðarvísirinn er uppfærður fyrir Quartus Prime Design Suite 16.0 og var síðast uppfærður 2. maí 2016.
Hönnun ExampLe Quick Start Guide veitir skref-fyrir-skref leiðbeiningar um að setja saman, líkja eftir, búa til og prófa HMC Controller hönnun ex.ample. Sjá mynd 1-1 fyrir yfirferðview af þróunarskrefunum.

Hönnun Example Lýsing

HMC Controller vélbúnaðarhönnun tdampLeið inniheldur ýmsa íhluti eins og Board Arria 10 tæki, HMC Controller IP Core, Clocks & Reset TX PLLs, Data Path Request Generator og Response Monitor, TX/TX FIFO MAC, RX MAC, Test Avalon-MM Control and LEDs, Controller Status Interface , Avalon-MM I 2C Master, frumstillingarástandsvél, TX Lane Swapper, Transceiver x16, RX Lane Swapper, Arria 10 Transceiver endurstillingarviðmót og HMC tæki. FyrrverandiampLe hönnun krefst sérstakra stillinga til að virka rétt á Arria 10 GX FPGA þróunarsettinu með HMC dótturkortinu.

Viðbótarupplýsingar

Viðbótarupplýsingar hlutinn veitir upplýsingar um möppuuppbyggingu fyrir myndaða hönnun tdample, endurskoðunarferil notendahandbókarinnar, leturfræðireglur sem notaðar eru í handbókinni og hvernig á að hafa samband við Intel til að fá aðstoð.

Notkunarleiðbeiningar fyrir vöru

Fylgdu leiðbeiningunum hér að neðan til að nota HMC Controller vélbúnaðarhönnun tdample:

1. Taktu saman hönnunina tdample með því að nota hermir
2. Framkvæma hagnýta uppgerð
3. Búðu til hönnunina tdample
4. Taktu saman hönnunina tdample með Quartus Prime
5. Prófaðu vélbúnaðarhönnunina

Athugaðu að vélbúnaður stillingar og próf files fyrir hönnun example eru staðsett í /example_design/par, meðan uppgerðin files eru staðsett í /example_design/sim.

Til að hjálpa þér að skilja hvernig á að nota Hybrid Memory Cube Controller IP kjarnann, er kjarninn með hermanlegum prófunarbekk og vélbúnaðarhönnun td.ample sem styður samantekt og vélbúnaðarprófanir. Þegar þú býrð til hönnunina tdample, breytu ritstjórinn býr sjálfkrafa til fileer nauðsynlegt til að líkja eftir, setja saman og prófa hönnunina í vélbúnaði. Þú getur halað niður samsettu hönnuninni í Intel® Arria® 10 GX FPGA þróunarsettið.

Tengdar upplýsingar
Hybrid Memory Cube Controller IP Core notendahandbók

Hönnun Example Directory Uppbygging

Vélbúnaðarstillingar og prófun files (vélbúnaðarhönnunin tdample) eru staðsett íample_ design_install_dir>/example_design/par. Uppgerðin files (prófunarbekkur eingöngu fyrir uppgerð) eru staðsettir íample_design_install_dir>/example_design/sim.

Hönnun Example Íhlutir

HMC Controller vélbúnaðarhönnun tdample inniheldur eftirfarandi hluti:

• HMC Controller IP kjarna með CDR viðmiðunarklukku stillt á 125 MHz og með sjálfgefnum RX kortlagningu og TX kortlagningarstillingum.
  Athugið: Hönnunin fyrrvample krefst þess að þessar stillingar virki rétt á Arria 10 GX FPGA þróunarbúnaðinum með HMC dótturkortinu.
• Viðskiptavinarrökfræði sem samhæfir forritun IP kjarnans og pakkagerð og eftirlit.
• JTAG stjórnandi sem hefur samskipti við Altera System Console. Þú átt samskipti við rökfræði viðskiptavinarins í gegnum System Console.

Listar upp lykilinn files sem innleiða fyrrvampprófbekkurinn.

/src/hmcc_example.sv	Vélbúnaðarhönnun á hæsta stigi tdample file.
/sim/hmcc_tb.sv	Toppstig file fyrir uppgerð.
Testbench Scripts Athugið: Notaðu meðfylgjandi Makefile til að búa til þessi handrit.
/sim/run_vsim.do	ModelSim handritið til að keyra prófunarbekkinn.
/sim/run_vcs.sh	Synopsys VCS handritið til að keyra prófunarbekkinn.
/sim/run_ncsim.sh	Cadence NCSim handritið til að keyra prófunarbekkinn.

Búa til Hönnun Example

Mynd 1-5: DæmiampHönnunarflipi í Hybrid Memory Cube Controller Parameter Editor

Fylgdu þessum skrefum til að búa til Arria 10 vélbúnaðarhönnun tdample og prufubekkur:

1. Í IP vörulista (Tools > IP Catalog), veldu Arria 10 marktækjafjölskylduna.
2. Finndu og veldu Hybrid Memory Cube Controller í IP Catalog. Nýtt IP afbrigði glugginn birtist.
3. Tilgreindu nafn á efstu stigi fyrir sérsniðna IP-afbrigðið þitt. Færibreytirtillinn vistar IP afbrigðisstillingarnar í a file nefndur .qsys.
4. Þú verður að velja tiltekið Arria 10 tæki í reitnum Tæki, eða halda sjálfgefna tækinu sem Quartus Prime hugbúnaðurinn velur.
5. Smelltu á OK. IP breytu ritstjórinn birtist.
6. Á IP flipanum skaltu tilgreina færibreytur fyrir IP kjarnaafbrigðið þitt.
7. Á fyrrvampá Hönnun flipanum, veldu eftirfarandi stillingar fyrir hönnunina tdample:
   1. Fyrir Select Design, veldu valkostinn HMCC Daughter Board.
   2. Til dæmisample Hönnun Files, veldu Simulation valkostinn til að búa til prófunarbekkinn og veldu Synthesis valkostinn til að búa til vélbúnaðarhönnunina td.ample.
   3. Fyrir myndað HDL snið er aðeins Verilog í boði.
   4. Fyrir Target Development Kit skaltu velja Arria 10 GX FPGA Development Kit (Production Silicon).
      Athugið: Þegar þú velur þetta sett mun vélbúnaðarhönnunin tdample skrifar yfir fyrra tækjaval þitt með tækinu á markborðinu. Þegar þú býrð til hönnunina tdample, Intel Quartus Prime hugbúnaðurinn býr til Intel
      Quartus Prime verkefni, stillingar og pinnaverkefni fyrir borðið sem þú valdir. Ef þú vilt ekki að hugbúnaðurinn miði á tiltekið borð skaltu velja Enginn.
8. Smelltu á Búa til Example Hönnunarhnappur

Að skilja prófbekkinn

Altera veitir hönnun tdample með HMC Controller IP kjarnanum. Hönnunin fyrrvample er fáanlegt bæði til að líkja eftir IP kjarnanum þínum og til að safna saman. Hönnunin fyrrvampLe í uppgerð virkar sem HMC Controller IP kjarna prófunarbekkur.
Ef þú smellir á Búa til tdampLe Hönnun í HMC Controller færibreyturitlinum, Quartus Prime hugbúnaðurinn býr til sýnikennslubekk. Færibreyturitillinn biður þig um æskilega staðsetningu prófbekksins.
Til að líkja eftir prófunarbekknum verður þú að útvega þitt eigið HMC strætó virknilíkan (BFM). Altera prófar hönnunina tdampprófunarbekkur með Micron Hybrid Memory Cube BFM. Prófunarbekkurinn inniheldur ekki I2C aðaleiningu, vegna þess að Micron HMC BFM styður ekki og þarfnast ekki stillingar með I2C einingu.
Í uppgerð stjórnar prófunarbekknum TX PLL og gagnaslóðaviðmótunum til að framkvæma eftirfarandi röð aðgerða:

1. Stillir HMC BFM með HMC Controller IP kjarna gagnahraða og rásarbreidd, í Response Open Loop Mode.
2. Stofnar tengsl milli BFM og IP kjarna.
3. Beinir hverri af fjórum höfnum IP kjarnans til að skrifa fjóra pakka af gögnum á BFM.
4. Stýrir IP kjarnanum til að lesa aftur gögnin frá BFM.
5. Athugar að lesgögnin passi við ritgögnin.
6. Ef gögnin passa saman, sýnir TEST_PASSED.

Hermir eftir hönnun Exampprófbekkur
Mynd 1-6: Verklag

Fylgdu þessum skrefum til að líkja eftir prófunarbekknum:

1. Í skipanalínunni skaltu breyta íample>/sim skrá.
2. Sláðu inn gera forskriftir.
3. Sláðu inn eina af eftirfarandi skipunum, allt eftir hermirnum þínum:
4. Til view uppgerð niðurstöður:
   1. Þegar þú keyrir prófbekkinn í einhverjum af þremur studdu hermunum, keyrir handritið prófunarbekkinn og skráir hermirvirknina íample directory>/example_ hönnun/sim/ .log. er „vsim“, „ncsim“ eða „vcs“.
   2. Þegar þú keyrir prófunarbekkinn í einhverjum af þremur studdu hermunum myndar handritið bylgjuform file. Þú getur keyrt skipunina make _gui til að hlaða bylgjuforminu í hermirsértæku bylgjuforminu viewer.
      Til view bylgjuformið file í herminum þínum skaltu slá inn eina af eftirfarandi skipunum:

      Hermir leyfi Mentor grafík líkanSim	Skipunarlína búa til vsim_gui	Bylgjuform File <design example skráin>/tdample_design/sim/ mentor/hmcc_wf.wlf
      Synopsys Discovery Visual Environment	búa til vcs_gui	<design example skráin>/tdample_design/sim/ hmcc_wf.vpd
      Cadence SimVision bylgjuform	búa til ncsim_gui	<design example skráin>/tdample_design/sim/ cadence/hmcc_wf.shm
5. Greindu niðurstöðurnar. Hinn árangursríki prófunarbekkur sendir og tekur á móti tíu pakka á hverja höfn og sýnir Test_PASSED“

Uppsetning stjórnar

Settu upp borðið til að keyra vélbúnaðarhönnunina tdample.
Athugið: Gakktu úr skugga um að slökkt sé á straumnum áður en þú breytir einhverjum stillingum.

1. Stilltu DIP rofana á dótturkortinu sem hér segir:
2. Stilltu DIP rofann SW1 til að gefa til kynna teningakenni 0:
   

   Skipta	Virka	Stilling
   1	CUB[0]	Opið
   2	CUB[1]	Opið
   3	CUB[2]	Opið
   4	—	Ekki sama

Stilltu DIP rofa SW2 til að tilgreina klukkustillingar:

Skipta	Virka	Stilling
1	CLK1_FSEL0	Opið (125 MHz)
2	CLK1_FSEL1	Opið (125 MHz)
3	CLK1_SEL	Opið (Kristal)
4	—	Ekki sama

• Tengdu HMC dótturkortið við Arria 10 FPGA þróunarbúnaðinn með því að nota J8 og J10 tengi dótturkortsins.
• Stilltu stökkvarana á Arria 10 GX FPGA þróunarsettinu:
• Bættu shuntum við J8 jumper til að velja 1.5 V sem VCCIO stillingu fyrir FMC tengi B.
• Bættu shunts við J11 jumper til að velja 1.8 V sem VCCIO stillingu fyrir FMC tengi A.

Samantekt og prófun á hönnun Example í Vélbúnaði

Að setja saman og keyra sýnikennslupróf á vélbúnaðarhönnun tdample, fylgdu þessum skrefum

1. Tryggja vélbúnaðarhönnun tdampkynslóðinni er lokið.
2. Opnaðu Quartus Prime verkefnið í Quartus Prime hugbúnaðinumample_design_install_dir> /example_design/par/hmcc_example.qpf.
3. Í safnstjórnborðinu, smelltu á Compile Design (Intel Quartus Prime Pro Edition) eða veldu Processing > Start Compilation (Intel Quartus Prime Standard Edition).
4. Eftir að þú hefur búið til .sof skaltu fylgja þessum skrefum til að forrita vélbúnaðarhönnunina tdample á Arria 10 tækinu:
   1. Veldu Verkfæri > Forritari.
   2. Í Forritaranum, smelltu á Vélbúnaðaruppsetning.
   3. Veldu forritunartæki.
   4. Veldu og bættu við Arria 10 GX FPGA þróunarsettinu sem Quartus Prime lotan þín getur tengst við.
   5. Gakktu úr skugga um að Mode sé stillt á JTAG.
   6. Smelltu á Auto Detect og veldu hvaða tæki sem er.
   7. Tvísmelltu á Arria 10 tækið.
   8. Opnaðu .sof inample_design_install_dir>/example_design/par/output_ files,
      Athugið: Quartus Prime hugbúnaðurinn breytir tækinu í það sem er í .sof.
   9. Í röðinni með .sof skaltu haka í reitinn í Forrita/stillinga dálknum.
   10. Smelltu á Start.
   11. Eftir að hugbúnaðurinn hefur stillt tækið með vélbúnaðarhönnuninni tdampLe, athugaðu ljósdíóða borðsins:
       1. Blikkandi rautt LED gefur til kynna að hönnunin sé í gangi.
       2. Tvö græn ljósdíóða nálægt rauða blikkandi ljósdíóðunni táknar að HMC hlekkurinn sé frumstilltur og prófið staðist.
       3. Eitt rautt ljósdíóða nálægt rauðu blikkandi ljósdíóða táknar að prófunin mistókst.
   12. Valfrjálst. Notaðu System Console prófunarbekkinn til að fylgjast með viðbótarprófunarúttakinu.
       Athugið: Notaðu System Console til að fylgjast með stöðumerkjum í hönnuninni tdample þegar borðið er tengt við tölvuna þína í gegnum JTAG viðmót. Kerfisborðið sýnir LED stöðu stjórnborðsins fyrir fjarvöktun, upphafsstöðu fyrir hvert skref og stöðu beiðnarafalls og svarskoðara hvers tengis. Kerfisborðið býður einnig upp á viðmót til að hefja eða endurræsa prófið.
       1. Veldu Tools > System Debugging Tools > System Console.
       2. Í System Console skaltu velja File > Keyra skriftu.
       3. Opnaðu file <example_design_install_dir>/example_design/par/sysconsole_ testbench.tcl.
       4. Hugbúnaðurinn hleður grafísku prófunarúttakinu. Veldu Re-start til að keyra prófið aftur.

Samantekt og prófun á hönnun Example í Vélbúnaði

Hybrid Memory Cube Controller hönnun

Hönnun Example Lýsing

Hönnunin fyrrvample sýnir virkni Hybrid Memory Cube Controller IP kjarna. Þú getur búið til hönnunina frá Example Hönnun flipinn í Hybrid Memory Cube Controller grafísku notendaviðmóti (GUI) í IP breytu ritlinum.

Eiginleikar

• I2C master og I2C frumstillingar ástand vél fyrir HMC dóttur kort og HMC stillingar
• ATX PLL og endurkvörðun senditækis
• Biðja um rafall
• Óska eftir skjá
• Kerfisborðsviðmót

Kröfur um vélbúnað og hugbúnað
Altera notar eftirfarandi vélbúnað og hugbúnað til að prófa hönnunina tdample:

• Intel Quartus Prime hugbúnaður
• Kerfisborð
• ModelSim-AE, Modelsim-SE, NCsim (aðeins Verilog HDL) eða VCS hermir
• Arria 10 GX FPGA þróunarsett
• HMC dótturkort

Virkni lýsing

Altera býður upp á safntilbúna hönnun tdample með HMC Controller IP kjarnanum. Þessi hönnun tdampLe miðar á Arria 10 GX FPGA þróunarbúnaðinn með HMC dótturkorti sem er tengt í gegnum FMC tengin.
Þú getur notað hönnunina sem fyrrverandiample fyrir rétta tengingu á IP kjarna þínum við hönnunina þína, eða sem upphafshönnun geturðu sérsniðið að þínum eigin hönnunarkröfum. Hönnunin fyrrvampLe inniheldur I2C aðaleiningu, PLL/CDR endurkvörðunareiningu, einn ytri sendimóttakara PLL IP kjarna og rökfræði til að búa til og athuga viðskipti. Hönnunin fyrrvample gerir ráð fyrir Micron HMC 15G-SR HMC tæki, sem er fourlblektæki, á dótturkortinu. Hönnunin fyrrvample inniheldur eitt tilvik af IP kjarnanum og tengist einum hlekk á HMC tækinu. Mynd 2-1: HMC Controller Design Example Block Diagram

Eftir að þú stillir Arria 10 FPGA með hönnuninni tdample, I2C stjórnandi stillir innbyggða klukku rafala og HMC tækið. Þegar kvörðun er lokið mun hönnunin tdample kvarðar ATX PLL. Meðan á aðgerðinni stendur býr beiðnaframleiðandinn til les- og skrifaskipanir sem IP-kjarna HMC Controller vinnur síðan úr. Beiðnaskjárinn fangar svörin úr IP kjarnanum og athugar hvort þau séu rétt.

Tengimerki
Tafla 2-1: HMC Controller IP Core Design Example Merki

Merkisheiti clk_50	Stefna Inntak	Breidd (bitar) 1	Lýsing 50 MHz inntaksklukka.
hssi_refclk	Inntak	1	CDR viðmiðunarklukka fyrir HMC og HMCC IP kjarna.

Merkisheiti hmc_lxrx	Stefna Inntak	Breidd (bitar) Rásarfjöldi (16 eða 8)	Lýsing FPGA senditæki taka á móti pinna.
hmc_lxtx	Framleiðsla	Rásarfjöldi (16 eða 8)	Sendipinnar fyrir FPGA senditæki.
hmc_ctrl_lxrxps	Inntak	1	Rafmagnssparnaðarstýring FPGA senditækis.
hmc_ctrl_lxtxps	Framleiðsla	1	HMC sendimóttakara orkusparnaðarstýringu.
hmc_ctrl_ferr_n	Inntak	1	HMC FERR_N úttak.
hmc_ctrl_p_rst_n	Framleiðsla	1	HMC P_RST_N inntak.
hmc_ctrl_scl	Tvíátta	1	HMC I2C stillingarklukka.
hmc_ctrl_sda	Tvíátta	1	HMC I2C stillingargögn.
fmc0_scl	Framleiðsla	1	Ónotaður. Keyrt lágt til að vernda FPGA I/O pinnana fyrir 3.3 V pullupinu á dótturkortinu.
fmc0_sda	Framleiðsla	1	Ónotaður. Keyrt lágt til að vernda FPGA I/O pinnana fyrir 3.3 V pullupinu á dótturkortinu.
ýta_hnappur	Inntak	1	Inntak ýtt á hnapp notað til að endurstilla.
hjartsláttur_n	Framleiðsla	1	Hjartsláttur LED úttak.
link_init_complete_n	Framleiðsla	1	Hlekkur frumstilling heill LED framleiðsla.
próf_staðið_n	Framleiðsla	1	Próf staðist LED úttak.
test_failed_n	Framleiðsla	1	Próf mistókst LED úttak.

Hönnun Example Register Map
Tafla 2-2: HMC Controller IP Core Design Example Register Map

Að skrifa í þessar skrár endurstillir hönnunina.

Bitar 1:0	Heiti reits Hafnartalning	Tegund RO	Gildi við endurstillingu Mismunandi	Lýsing Fjöldi tengi fyrir IP kjarnatilvikið.
7:2	Frátekið	RO	0x00

Tafla 2-4: BOARD_LEDs Skráning
Þessi skrá endurspeglar stöðu ljósdíóða borðsins

Bitar 0	Heiti reits Próf mistókst	Tegund RO	Gildi við endurstillingu 0x00	Lýsing Próf mistókst.
1	Próf staðist	RO	0x00	Próf staðist.
2	HMCC hlekk frumstillingu lokið	RO	0x00	Frumstillingu HMC tengla lokið og tilbúin fyrir umferð.
3	Hjartsláttur	RO	0x00	Skiptir þegar hönnunin er í gangi.
7:4	Frátekið	RO	0x00

Tafla 2-5: TEST_INITIALIZATION_STATUS Skráning

Bitar 0	Heiti reits I2C klukka rafallsett	Tegund RO	Gildi við endurstillingu 0x00	Lýsing Innbyggður klukkurala stilltir.
1	ATX PLL og endurkvörðun senditækis lokið	RO	0x00	ATX PLL og senditæki endurkvörðuð við inntaksklukkuna.
2	I2C HMC Stillingu lokið	RO	0x00	HMC tæki uppsetningu yfir I2C lokið.
3	HMC Link frumstillingu lokið	RO	0x00	Frumstillingu HMC tengla lokið og tilbúin fyrir umferð.
7:4	Frátekið	RO	0x00

Tafla 2-6: PORT_STATUS Skráning

Bitar 0	Heiti reits Gátt 0 Beiðnir í lagi	Tegund RO	Gildi við endurstillingu 0x00	Lýsing Gátt 0 beiðni kynslóð lokið.
1	Port 0 svör í lagi	RO	0x00	Gátt 0 svarathugun staðist.
2	Gátt 1 Beiðnir í lagi	RO	0x00	Gátt 1 beiðni kynslóð lokið.
3	Port 1 svör í lagi	RO	0x00	Gátt 1 svarathugun staðist.

Bitar 4	Heiti reits Gátt 2 Beiðnir í lagi	Tegund RO	Gildi við endurstillingu 0x00	Lýsing Gátt 2 beiðni kynslóð lokið.
5	Port 2 svör í lagi	RO	0x00	Gátt 2 svarathugun staðist.
6	Gátt 3 Beiðnir í lagi	RO	0x00	Gátt 3 beiðni kynslóð lokið.
7	Port 4 svör í lagi	RO	0x00	Gátt 3 svarathugun staðist.

Viðbótarupplýsingar

HMC stjórnandi hönnun Example User Guide Endurskoðunarsaga
Tafla A-1: ​​Endurskoðunarsaga skjala
Tekur saman nýja eiginleika og breytingar á hönnuninni tdampLe notendahandbók fyrir HMC Controller IP kjarna.

Dagsetning	ACDS útgáfa	Breytingar
2016.05.02	16.0	Upphafleg útgáfa.

Hvernig á að hafa samband við Intel
Tafla A-2: Hvernig á að hafa samband við Intel
Til að finna nýjustu upplýsingarnar um Intel vörur skaltu skoða þessa töflu. Þú getur líka haft samband við staðbundna söluskrifstofu Intel eða sölufulltrúa.

Hafðu samband	Sambandsaðferð	Heimilisfang
Tæknileg aðstoð	Websíða	www.altera.com/support
Tækniþjálfun	Websíða	www.altera.com/training
	Tölvupóstur	FPGATraining@intel.com
Vörubókmenntir	Websíða	www.altera.com/literature
Ótæknileg aðstoð: almenn	Tölvupóstur	nacomp@altera.com

Hafðu samband   Ótæknilegur stuðningur: hugbúnaðarleyfi

Sambandsaðferð   Tölvupóstur

Heimilisfang   Authorization@altera.com

Tengdar upplýsingar

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• Authorization@altera.com

Leturgerðarsamþykktir

Tafla A-3: Leturgerðarsamþykktir
Listar upp leturfræðilegar venjur sem þetta skjal notar

Ábendingartáknið gerir þér kleift að senda athugasemdir til Altera um skjalið. Aðferðir til að safna endurgjöf eru mismunandi eftir því sem við á fyrir hvert skjal

Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus og Stratix orð og lógó eru vörumerki Intel Corporation eða dótturfélaga þess í Bandaríkjunum og/eða öðrum löndum. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu.
Önnur nöfn og vörumerki má gera tilkall til sem eign annarra
101 Innovation Drive, San Jose, CA 95134

Síðast uppfært fyrir Quartus Prime Design Suite: 16.0
UG-20027
2016.05.02
101 Nýsköpunardrif
San Jose, CA 95134
www.altera.com

Skjöl / auðlindir

ALTERA Arria 10 Hybrid Memory Cube Controller Hönnun Example [pdfNotendahandbók Arria 10 Hybrid Memory Cube Controller Hönnun Example, Arria 10, Hybrid Memory Cube Controller Design Example, Controller Design Example, Hönnun Example

Heimildir

• Notendahandbók