ALTERA Arria 10 hibrīda atmiņas kuba kontroliera dizains Example

Hibrīda atmiņas kuba kontroliera dizains Example Lietotāja rokasgrāmata sniedz informāciju par HMC Controller aparatūras dizaina dizainu un lietošanu, piemēram,ample. Rokasgrāmata ir atjaunināta Quartus Prime Design Suite 16.0 un pēdējo reizi tika atjaunināta 2. gada 2016. maijā.
Dizains Example Īsā lietošanas pamācība sniedz soli pa solim instrukcijas HMC kontrollera dizaina kompilēšanai, simulēšanai, ģenerēšanai un testēšanai.ample. Skatiet attēlu 1-1, lai uzzinātu vairākview attīstības soļiem.

Dizains Piemample Apraksts

HMC Controller aparatūras dizains, piemample ietver dažādus komponentus, piemēram, Board Arria 10 ierīci, HMC kontrollera IP kodolu, pulksteņus un TX PLL atiestatīšanu, datu ceļa pieprasījumu ģeneratoru un atbildes monitoru, TX/TX FIFO MAC, RX MAC, Test Avalon-MM vadību un gaismas diodes, kontroliera statusa interfeisu. , Avalon-MM I 2C Master, inicializācijas stāvokļa mašīna, TX joslu mainītājs, raiduztvērējs x16, RX joslu mainītājs, Arria 10 raiduztvērēja pārkonfigurācijas interfeiss un HMC ierīce. Bijušaisample dizains prasa īpašus iestatījumus, lai pareizi darbotos Arria 10 GX FPGA izstrādes komplektā ar HMC meitas karti.

Papildinformācija

Sadaļā Papildinformācija ir sniegta detalizēta informācija par ģenerētā dizaina direktoriju struktūru, piemēram,ample, lietotāja rokasgrāmatas pārskatīšanas vēsturi, rokasgrāmatā izmantotās tipogrāfijas metodes un to, kā sazināties ar Intel, lai saņemtu atbalstu.

Produkta lietošanas instrukcijas

Izpildiet tālāk sniegtos norādījumus, lai izmantotu HMC Controller aparatūras dizainu, piemample:

1. Sastādiet dizainu exampizmantojot simulatoru
2. Veikt funkcionālo simulāciju
3. Izveidojiet dizainu, piemēram,ample
4. Sastādiet dizainu exampizmantojot Quartus Prime
5. Pārbaudiet aparatūras dizainu

Ņemiet vērā, ka aparatūras konfigurācija un pārbaude files dizainam example atrodas /example_design/par, bet simulācija files atrodas mapē /example_design/sim.

Lai palīdzētu jums saprast, kā izmantot Hybrid Memory Cube Controller IP kodolu, kodolā ir simulējams testēšanas stends un aparatūras dizains, piemēram,ample, kas atbalsta kompilāciju un aparatūras testēšanu. Kad jūs ģenerējat dizainu, piemample, parametru redaktors automātiski izveido fileir nepieciešams, lai modelētu, apkopotu un pārbaudītu dizainu aparatūrā. Apkopoto dizainu varat lejupielādēt Intel® Arria® 10 GX FPGA izstrādes komplektā.

Saistītā informācija
Hibrīda atmiņas kuba kontroliera IP Core lietotāja rokasgrāmata

Dizains Piemample direktoriju struktūra

Aparatūras konfigurācija un pārbaude files (aparatūras dizains, piemample) atrodasample_ design_install_dir>/example_design/par. Simulācija files (testbend tikai simulācijai) atrodasample_design_install_dir>/example_design/sim.

Dizains Piemample Komponenti

HMC Controller aparatūras dizains, piemample ietver šādas sastāvdaļas:

• HMC Controller IP kodols ar CDR atsauces pulksteni, kas iestatīts uz 125 MHz, un ar noklusējuma RX kartēšanas un TX kartēšanas iestatījumiem.
  Piezīme: dizains example pieprasa, lai šie iestatījumi pareizi darbotos Arria 10 GX FPGA izstrādes komplektā ar HMC meitas karti.
• Klienta loģika, kas koordinē IP kodola programmēšanu un pakešu ģenerēšanu un pārbaudi.
• JTAG kontrolieris, kas sazinās ar Altera sistēmas konsoli. Jūs sazināties ar klienta loģiku, izmantojot sistēmas konsoli.

Uzskaita atslēgu files, kas īsteno example testbench.

/src/hmcc_example.sv	Augstākā līmeņa aparatūras dizains, piemample file.
/sim/hmcc_tb.sv	Augstākā līmeņa file simulācijai.
Testbench skripti Piezīme: Izmantojiet piedāvāto Markfile lai ģenerētu šos skriptus.
/sim/run_vsim.do	ModelSim skripts, lai palaistu testbandu.
/sim/run_vcs.sh	Synopsys VCS skripts, lai palaistu testbandu.
/sim/run_ncsim.sh	Cadence NCSim skripts, lai palaistu testbandu.

Dizaina Ex ģenerēšanaample

Attēls 1-5: Piemample Design Tab hibrīda atmiņas kuba kontrollera parametru redaktorā

Veiciet šīs darbības, lai ģenerētu Arria 10 aparatūras dizainu example un testbench:

1. IP katalogā (Rīki > IP katalogs) atlasiet Arria 10 mērķa ierīču saimi.
2. IP katalogā atrodiet un atlasiet Hibrīda atmiņas kuba kontrolieris. Parādās logs New IP Variation.
3. Norādiet sava pielāgotā IP varianta augstākā līmeņa nosaukumu. Parametru redaktors saglabā IP variantu iestatījumus a file nosaukts .qsys.
4. Laukā Ierīce ir jāatlasa konkrēta Arria 10 ierīce vai jāsaglabā Quartus Prime programmatūras atlasītā noklusējuma ierīce.
5. Noklikšķiniet uz Labi. Parādās IP parametru redaktors.
6. Cilnē IP norādiet sava IP pamata varianta parametrus.
7. Uz Exampcilnē Dizains izvēlieties šādus dizaina iestatījumus, piemēram,ample:
   1. Sadaļā Select Design atlasiet opciju HMCC meitas panelis.
   2. Piemample dizains Files, atlasiet opciju Simulācija, lai ģenerētu testēšanas stendu, un atlasiet opciju Sintēze, lai ģenerētu aparatūras dizainu, piemēram,ample.
   3. Ģenerētajam HDL formātam ir pieejams tikai Verilog.
   4. Mērķa izstrādes komplektam atlasiet Arria 10 GX FPGA izstrādes komplektu (ražošanas silīcija).
      Piezīme: Izvēloties šo komplektu, aparatūras dizains, piemample pārraksta jūsu iepriekšējo ierīces izvēli ar ierīci mērķa panelī. Kad jūs ģenerējat dizainu, piemample, Intel Quartus Prime programmatūra rada Intel
      Quartus Prime projekts, iestatījums un piespraudes uzdevumi jūsu izvēlētajai platei. Ja nevēlaties, lai programmatūra mērķētu uz noteiktu plati, atlasiet Nav.
8. Noklikšķiniet uz Ģenerēt example Dizaina poga

Izpratne par Testbench

Altera nodrošina dizaina example ar HMC Controller IP kodolu. Dizains example ir pieejams gan jūsu IP kodola simulācijai, gan kompilācijai. Dizains example in simulācijas darbojas kā HMC Controller IP kodola testa stends.
Ja noklikšķināsit uz Ģenerēt example Design HMC Controller parametru redaktorā Quartus Prime programmatūra ģenerē demonstrācijas testēšanas stendu. Parametru redaktors piedāvā jums norādīt vēlamo testēšanas stenda atrašanās vietu.
Lai modelētu testēšanas stendu, jums ir jāiesniedz savs HMC kopnes funkcionālais modelis (BFM). Altera pārbauda dizainu example testbench ar Micron Hybrid Memory Cube BFM. Pārbaudes stendā nav iekļauts I2C galvenais modulis, jo Micron HMC BFM neatbalsta I2C moduli un tam nav nepieciešama konfigurācija.
Simulācijā testa stends kontrolē TX PLL un datu ceļa saskarnes, lai veiktu šādu darbību secību:

1. Konfigurē HMC BFM ar HMC Controller IP kodola datu pārraides ātrumu un kanāla platumu atbildes atvērtās cilpas režīmā.
2. Izveido saikni starp BFM un IP kodolu.
3. Norāda katru no četriem IP kodola portiem, lai rakstītu četras datu paketes uz BFM.
4. Norāda IP kodolu, lai nolasītu atpakaļ datus no BFM.
5. Pārbauda, ​​vai nolasītie dati atbilst rakstīšanas datiem.
6. Ja dati sakrīt, tiek parādīts TEST_PASSED.

Dizaina imitācija Example Testbench
Attēls 1-6: Procedūra

Veiciet šīs darbības, lai simulētu testa stendu:

1. Komandrindā mainiet uzample>/sim direktorijā.
2. Ierakstiet make skriptus.
3. Ievadiet vienu no šīm komandām atkarībā no simulatora:
4. Uz view simulācijas rezultāti:
   1. Palaižot testbend kādā no trim atbalstītajiem simulatoriem, skripts izpilda testbench secību un reģistrē simulatora darbībasample directory>/example_ design/sim/ .log. ir “vsim”, “ncsim” vai “vcs”.
   2. Palaižot testa stendu kādā no trim atbalstītajiem simulatoriem, skripts ģenerē viļņu formu file. Varat palaist komandu make _gui, lai ielādētu viļņu formu simulatoram raksturīgajā viļņu formā viewer.
      Uz view viļņu forma file simulatorā ierakstiet vienu no šīm komandām:

      Simulatora licence Mentor Graphics ModelSim	Komandrinda izveidot vsim_gui	Viļņu forma File <design exampdirektorijā>/piemample_design/sim/ mentor/hmcc_wf.wlf
      Konspekts Discovery Vizuālā vide	izveidojiet vcs_gui	<design exampdirektorijā>/piemample_design/sim/ hmcc_wf.vpd
      Kadence SimVision viļņu forma	izveidojiet ncsim_gui	<design exampdirektorijā>/piemample_design/sim/kadence/hmcc_wf.shm
5. Analizējiet rezultātus. Veiksmīgais testa stends nosūta un saņem desmit paketes katrā portā un parāda Test_PASSED”

Valdes izveide

Iestatiet dēli, lai palaistu aparatūras dizainu, piemēramample.
Piezīme: pirms iestatījumu maiņas pārliecinieties, vai barošana ir izslēgta.

1. Iestatiet meitas kartes DIP slēdžus šādi:
2. Iestatiet DIP slēdzi SW1, lai norādītu kuba ID 0:
   

   Slēdzis	Funkcija	Iestatījums
   1	CUB[0]	Atvērt
   2	CUB[1]	Atvērt
   3	CUB[2]	Atvērt
   4	—	Vienalga

Iestatiet DIP slēdzi SW2, lai norādītu pulksteņa iestatījumus:

Slēdzis	Funkcija	Iestatījums
1	CLK1_FSEL0	Atvērts (125 MHz)
2	CLK1_FSEL1	Atvērts (125 MHz)
3	CLK1_SEL	Atvērts (kristāls)
4	—	Vienalga

• Savienojiet HMC meitas karti ar Arria 10 FPGA izstrādes komplektu, izmantojot meitas kartes J8 un J10 savienotājus.
• Iestatiet Arria 10 GX FPGA izstrādes komplekta džemperus:
• Pievienojiet šuntus J8 džemperim, lai atlasītu 1.5 V kā VCCIO iestatījumu FMC savienotājam B.
• Pievienojiet šuntus J11 džemperim, lai atlasītu 1.8 V kā VCCIO iestatījumu FMC savienotājam A.

Dizaina sastādīšana un pārbaude Example aparatūrā

Lai apkopotu un palaistu demonstrācijas testu aparatūras dizainam, piemēram,ample, veiciet šīs darbības

1. Nodrošiniet aparatūras dizainu, piemēram,amppaaudze ir pabeigta.
2. Programmatūrā Quartus Prime atveriet projektu Quartus Primeample_design_install_dir> /example_design/par/hmcc_example.qpf.
3. Kompilācijas informācijas panelī noklikšķiniet uz Compile Design (Intel Quartus Prime Pro Edition) vai izvēlieties Apstrāde > Sākt kompilāciju (Intel Quartus Prime Standard Edition).
4. Pēc .sof ģenerēšanas veiciet šīs darbības, lai ieprogrammētu aparatūras dizainu, piemēramampLe ierīcē Arria 10:
   1. Izvēlieties Rīki > Programmētājs.
   2. Programmētājā noklikšķiniet uz Aparatūras iestatīšana.
   3. Izvēlieties programmēšanas ierīci.
   4. Atlasiet un pievienojiet Arria 10 GX FPGA izstrādes komplektu, ar kuru var izveidot savienojumu ar jūsu Quartus Prime sesiju.
   5. Pārliecinieties, vai režīms ir iestatīts uz JTAG.
   6. Noklikšķiniet uz Auto Detect un izvēlieties jebkuru ierīci.
   7. Veiciet dubultklikšķi uz Arria 10 ierīces.
   8. Atveriet .sofample_design_install_dir>/example_design/par/output_ files,
      Piezīme: Quartus Prime programmatūra maina ierīci uz .sof.
   9. Rindā ar savu .sof atzīmējiet izvēles rūtiņu kolonnā Programma/Konfigurēt.
   10. Noklikšķiniet uz Sākt.
   11. Pēc tam, kad programmatūra ir konfigurējusi ierīci ar aparatūras dizainu, piemampievērojiet paneļa gaismas diodes:
       1. Mirgojoša sarkana gaismas diode norāda, ka dizains darbojas.
       2. Divas zaļas gaismas diodes blakus sarkanajai mirgojošajai LED norāda, ka HMC saite ir inicializēta un tests ir izturēts.
       3. Viena sarkana gaismas diode netālu no sarkanās mirgojošās gaismas diodes norāda, ka pārbaude neizdevās.
   12. Neobligāti. Izmantojiet sistēmas konsoles testbandu, lai novērotu papildu testa rezultātus.
       Piezīme: Izmantojiet sistēmas konsoli, lai pārraudzītu statusa signālus dizainā, piemēram,ampkad plate ir savienota ar datoru, izmantojot JTAG saskarne. Sistēmas konsole parāda paneļa LED statusu attālinātai uzraudzībai, inicializācijas statusu katram solim un katra porta pieprasījumu ģeneratora un atbildes pārbaudītāja statusu. Sistēmas konsole nodrošina arī saskarni, lai sāktu vai atsāktu testu.
       1. Izvēlieties Rīki > Sistēmas atkļūdošanas rīki > Sistēmas konsole.
       2. Sistēmas konsolē izvēlieties File > Izpildīt skriptu.
       3. Atveriet file <example_design_install_dir>/example_design/par/sysconsole_ testbench.tcl.
       4. Programmatūra ielādē grafisko testa izvadi. Izvēlieties Restartēt, lai vēlreiz palaistu testu.

Dizaina sastādīšana un pārbaude Example aparatūrā

Hibrīda atmiņas kuba kontroliera dizains

Dizains Piemample Apraksts

Dizains example demonstrē Hybrid Memory Cube Controller IP kodola funkcionalitāti. Jūs varat ģenerēt dizainu no Example Hybrid Memory Cube Controller grafiskā lietotāja interfeisa (GUI) cilne Dizains IP parametru redaktorā.

Funkcijas

• I2C galvenā un I2C inicializācijas stāvokļa mašīna HMC meitas kartei un HMC konfigurācijai
• ATX PLL un raiduztvērēja pārkalibrēšanas stāvokļa mašīna
• Pieprasījumu ģenerators
• Pieprasīt monitoru
• Sistēmas konsoles interfeiss

Aparatūras un programmatūras prasības
Altera izmanto šādu aparatūru un programmatūru, lai pārbaudītu dizainu, piemēram,ample:

• Intel Quartus Prime programmatūra
• Sistēmas konsole
• ModelSim-AE, Modelsim-SE, NCsim (tikai Verilog HDL) vai VCS simulators
• Arria 10 GX FPGA izstrādes komplekts
• HMC meitas karte

Funkcionālais apraksts

Altera nodrošina kompilācijai gatavu dizainu example ar HMC Controller IP kodolu. Šis dizains example mērķis ir Arria 10 GX FPGA izstrādes komplekts ar HMC meitas karti, kas savienota, izmantojot FMC savienotājus.
Jūs varat izmantot dizainu kā examplai pareizi savienotu jūsu IP kodolu ar jūsu dizainu, vai kā sākuma dizainu varat pielāgot savām dizaina prasībām. Dizains example ietver I2C galveno moduli, PLL/CDR pārkalibrēšanas moduli, vienu ārēju raiduztvērēja PLL IP kodolu un loģiku darījumu ģenerēšanai un pārbaudei. Dizains example pieņem Micron HMC 15G-SR HMC ierīci, kas ir fourltintes ierīce meitas kartē. Dizains example ietver vienu IP kodola gadījumu un savienojas ar vienu saiti HMC ierīcē. Attēls 2-1: HMC kontrollera dizains Example blokshēma

Pēc Arria 10 FPGA konfigurēšanas ar dizainu example, I2C kontrolleris konfigurē iebūvētos pulksteņa ģeneratorus un HMC ierīci. Kad kalibrēšana ir pabeigta, dizains piemample kalibrē ATX PLL. Darbības laikā pieprasījumu ģenerators ģenerē lasīšanas un rakstīšanas komandas, kuras pēc tam apstrādā HMC Controller IP kodols. Pieprasījumu monitors uztver atbildes no IP kodola un pārbauda to pareizību.

Interfeisa signāli
Tabula 2-1: HMC kontrollera IP kodola dizains Example Signāli

Signāla nosaukums clk_50	Virziens Ievade	Platums (biti) 1	Apraksts 50 MHz ieejas pulkstenis.
hssi_refclk	Ievade	1	CDR atsauces pulkstenis HMC un HMCC IP kodolam.

Signāla nosaukums hmc_lxrx	Virziens Ievade	Platums (biti) Kanālu skaits (16 vai 8)	Apraksts FPGA raiduztvērēja saņemšanas tapas.
hmc_lxtx	Izvade	Kanālu skaits (16 vai 8)	FPGA raiduztvērēja pārraides tapas.
hmc_ctrl_lxrxps	Ievade	1	FPGA raiduztvērēja enerģijas taupīšanas kontrole.
hmc_ctrl_lxtxps	Izvade	1	HMC raiduztvērēja enerģijas taupīšanas kontrole.
hmc_ctrl_ferr_n	Ievade	1	HMC FERR_N izeja.
hmc_ctrl_p_rst_n	Izvade	1	HMC P_RST_N ieeja.
hmc_ctrl_scl	Divvirzienu	1	HMC I2C konfigurācijas pulkstenis.
hmc_ctrl_sda	Divvirzienu	1	HMC I2C konfigurācijas dati.
fmc0_scl	Izvade	1	Nelietots. Pazemināts, lai aizsargātu FPGA I/O tapas no meitas kartes 3.3 V izvilkšanas.
fmc0_sda	Izvade	1	Nelietots. Pazemināts, lai aizsargātu FPGA I/O tapas no meitas kartes 3.3 V izvilkšanas.
Uzspied pogu	Ievade	1	Spiedpogas ievade tiek izmantota atiestatīšanai.
sirds_pukst_n	Izvade	1	Sirdsdarbības LED izeja.
saite_init_complete_n	Izvade	1	Saites inicializācijas pabeigta LED izeja.
tests_nokārtots_n	Izvade	1	Tests izturējis LED izvadi.
tests_neizdevās_n	Izvade	1	Neizdevās pārbaudīt LED izvadi.

Dizains Piemample Reģistrēties Karte
Tabula 2-2: HMC kontrollera IP kodola dizains Example Reģistrēties Karte

Rakstot šajos reģistros, dizains tiek atiestatīts.

Bits 1:0	Lauka nosaukums Portu skaits	Tips RO	Atiestatīšanas vērtība Atšķiras	Apraksts IP pamata instances portu skaits.
7:2	Rezervēts	RO	0x00

Tabula 2-4: BOARD_LEDs reģistrs
Šis reģistrs atspoguļo tāfeles gaismas diožu statusu

Bits 0	Lauka nosaukums Pārbaude neizdevās	Tips RO	Atiestatīšanas vērtība 0x00	Apraksts Pārbaude neizdevās.
1	Tests nokārtots	RO	0x00	Pārbaude nokārtota.
2	HMCC saites inicializācija ir pabeigta	RO	0x00	HMC saites inicializācija ir pabeigta un gatava satiksmei.
3	Sirdspuksti	RO	0x00	Pārslēdzas, kad dizains darbojas.
7:4	Rezervēts	RO	0x00

Tabula 2-5: TEST_INITIALIZATION_STATUS Reģistrs

Bits 0	Lauka nosaukums I2C pulksteņu ģeneratora komplekts	Tips RO	Atiestatīšanas vērtība 0x00	Apraksts Konfigurēti iebūvētie pulksteņu ģeneratori.
1	ATX PLL un raiduztvērēja atkārtota kalibrēšana ir pabeigta	RO	0x00	ATX PLL un raiduztvērēji ir pārkalibrēti uz ievades pulksteni.
2	I2C HMC Konfigurācija pabeigta	RO	0x00	HMC ierīces konfigurēšana, izmantojot I2C, ir pabeigta.
3	HMC saites inicializācija ir pabeigta	RO	0x00	HMC saites inicializācija ir pabeigta un gatava satiksmei.
7:4	Rezervēts	RO	0x00

Tabula 2-6: PORT_STATUS reģistrs

Bits 0	Lauka nosaukums Ports 0 pieprasa OK	Tips RO	Atiestatīšanas vērtība 0x00	Apraksts 0. porta pieprasījuma ģenerēšana ir pabeigta.
1	Ports 0 atbildes OK	RO	0x00	0. porta atbildes pārbaude ir izturēta.
2	Ports 1 pieprasa OK	RO	0x00	1. porta pieprasījuma ģenerēšana ir pabeigta.
3	Ports 1 atbildes OK	RO	0x00	1. porta atbildes pārbaude ir izturēta.

Bits 4	Lauka nosaukums Ports 2 pieprasa OK	Tips RO	Atiestatīšanas vērtība 0x00	Apraksts 2. porta pieprasījuma ģenerēšana ir pabeigta.
5	Ports 2 atbildes OK	RO	0x00	2. porta atbildes pārbaude ir izturēta.
6	Ports 3 pieprasa OK	RO	0x00	3. porta pieprasījuma ģenerēšana ir pabeigta.
7	Ports 4 atbildes OK	RO	0x00	3. porta atbildes pārbaude ir izturēta.

Papildinformācija

HMC kontrollera dizains Example User Guide Revision History
Tabula A-1: ​​Dokumentu pārskatīšanas vēsture
Apkopo jaunās funkcijas un izmaiņas dizainā, piemampHMC Controller IP kodola lietotāja rokasgrāmata.

Datums	ACDS versija	Izmaiņas
2016.05.02	16.0	Sākotnējā izlaišana.

Kā sazināties ar Intel
Tabula A-2: Kā sazināties ar Intel
Lai atrastu visjaunāko informāciju par Intel produktiem, skatiet šo tabulu. Varat arī sazināties ar vietējo Intel tirdzniecības biroju vai tirdzniecības pārstāvi.

Sazināties	Sazināšanās metode	Adrese
Tehniskais atbalsts	Webvietne	www.altera.com/support
Tehniskā apmācība	Webvietne	www.altera.com/training
	E-pasts	FPGATraining@intel.com
Produktu literatūra	Webvietne	www.altera.com/literature
Netehniskais atbalsts: vispārīgs	E-pasts	nacomp@altera.com

Sazināties   Netehniskais atbalsts: programmatūras licencēšana

Sazināšanās metode   E-pasts

Adrese   Authorization@altera.com

Saistītā informācija

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• Authorization@altera.com

Tipogrāfijas konvencijas

Tabula A-3: Tipogrāfiskās konvencijas
Uzskaita šajā dokumentā izmantotās tipogrāfiskās konvencijas

Ikona Atsauksmes ļauj iesniegt Altera atsauksmes par dokumentu. Atsauksmju vākšanas metodes katram dokumentam ir atšķirīgas

Intel korporācija. Visas tiesības aizsargātas. Intel, Intel logotips, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus un Stratix vārdi un logotipi ir Intel Corporation vai tās meitasuzņēmumu preču zīmes ASV un/vai citās valstīs. Intel garantē savu FPGA un pusvadītāju produktu veiktspēju atbilstoši pašreizējām specifikācijām saskaņā ar Intel standarta garantiju, taču patur tiesības jebkurā laikā bez brīdinājuma veikt izmaiņas jebkuros produktos un pakalpojumos. Intel neuzņemas nekādu atbildību vai saistības, kas izriet no jebkādas šeit aprakstītās informācijas, produkta vai pakalpojuma lietojuma vai izmantošanas, izņemot gadījumus, kad Intel ir nepārprotami rakstiski piekritis. Intel klientiem ieteicams iegūt jaunāko ierīces specifikāciju versiju, pirms paļauties uz jebkādu publicētu informāciju un pirms preču vai pakalpojumu pasūtījumu veikšanas.
Citi nosaukumi un zīmoli var tikt uzskatīti par citu personu īpašumu
101 Innovation Drive, Sanhosē, CA 95134

Pēdējoreiz atjaunināts Quartus Prime Design Suite: 16.0
UG-20027
2016.05.02
101 Inovāciju piedziņa
Sanhosē, CA 95134
www.altera.com

Dokumenti / Resursi

ALTERA Arria 10 hibrīda atmiņas kuba kontroliera dizains Example [pdfLietotāja rokasgrāmata Arria 10 hibrīda atmiņas kuba kontroliera dizains Example, Arria 10, hibrīda atmiņas kuba kontroliera dizains Example, Controller Design Example, dizains Example

Atsauces

• Lietotāja rokasgrāmata