ALTERA Arria 10 Hybrid Memory Cube Controller Design Example

Ang Hybrid Memory Cube Controller Design ExampAng Giya sa Gumagamit naghatag og impormasyon sa disenyo ug paggamit sa HMC Controller hardware design example. Ang giya gi-update para sa Quartus Prime Design Suite 16.0 ug katapusang gi-update niadtong Mayo 2, 2016.
Ang Disenyo ExampAng Quick Start Guide naghatag sa sunod-sunod nga mga instruksyon alang sa pag-compile, pag-simulate, paghimo, ug pagsulay sa HMC Controller nga disenyo example. Tan-awa ang Figure 1-1 para sa overview sa mga lakang sa pag-uswag.

Disenyo Exampang Deskripsyon

Ang disenyo sa hardware sa HMC Controller exampNaglakip kini sa lainlaing mga sangkap sama sa Board Arria 10 Device, HMC Controller IP Core, Clock & Reset TX PLLs, Data Path Request Generator ug Response Monitor, TX/TX FIFO MAC, RX MAC, Test Avalon-MM Control ug LEDs, Controller Status Interface , Avalon-MM I 2C Master, Initialization State Machine, TX Lane Swapper, Transceiver x16, RX Lane Swapper, Arria 10 Transceiver Reconfiguration Interface, ug HMC Device. Ang exampAng disenyo nanginahanglan ug piho nga mga setting aron molihok sa husto sa Arria 10 GX FPGA Development Kit nga adunay kard nga anak nga babaye sa HMC.

Dugang nga Impormasyon

Ang seksyon sa Dugang nga Impormasyon naghatag mga detalye sa istruktura sa direktoryo alang sa nahimo nga disenyo example, ang kasaysayan sa pagbag-o sa giya sa tiggamit, typographic nga mga kombensiyon nga gigamit sa giya, ug unsaon pagkontak sa Intel alang sa suporta.

Mga Instruksyon sa Paggamit sa Produkto

Sunda ang mga instruksyon sa ubos sa paggamit sa HMC Controller hardware design example:

1. Compile ang disenyo exampgamit ug simulator
2. Paghimo og functional simulation
3. Paghimo sa disenyo example
4. Compile ang disenyo example gamit ang Quartus Prime
5. Sulayi ang disenyo sa hardware

Timan-i nga ang hardware configuration ug pagsulay files alang sa disenyo example nahimutang sa /example_design/par, samtang ang simulation files nahimutang sa /example_design/sim.

Aron matabangan ka nga masabtan kung giunsa paggamit ang Hybrid Memory Cube Controller IP core, ang kinauyokan adunay usa ka simulatable nga testbench ug usa ka disenyo sa hardware example nga nagsuporta sa compilation ug hardware testing. Kung makamugna ka sa disenyo exampUg, ang editor sa parameter awtomatikong nagmugna sa files gikinahanglan sa simulate, compile, ug pagsulay sa disenyo sa hardware. Mahimo nimong i-download ang gihugpong nga disenyo sa Intel® Arria® 10 GX FPGA Development Kit.

May Kalabutan nga Impormasyon
Hybrid Memory Cube Controller IP Core User Guide

Disenyo Example Istruktura sa Direktoryo

Ang pagsumpo sa hardware ug pagsulay files (ang disenyo sa hardware example) nahimutang saample_ design_install_dir>/example_design/par. Ang simulation files (testbench para sa simulation lamang) nahimutang saample_design_install_dir>/example_design/sim.

Disenyo ExampMga sangkap

Ang disenyo sa hardware sa HMC Controller example naglakip sa mosunod nga mga sangkap:

• HMC Controller IP core nga adunay CDR reference clock nga gitakda sa 125 MHz ug adunay default nga RX mapping ug TX mapping settings.
  Nota: Ang disenyo exampGikinahanglan kini nga mga setting nga molihok sa husto sa Arria 10 GX FPGA Development Kit nga adunay HMC nga anak nga kard.
• Client logic nga nag-coordinate sa programming sa IP core, ug packet generation ug checking.
• JTAG controller nga nakigkomunikar sa Altera System Console. Nakigkomunikar ka sa lohika sa kliyente pinaagi sa System Console.

Naglista sa yawe files nga nag implement sa exampang testbench.

/src/hmcc_example.sv	Taas nga lebel nga disenyo sa hardware example file.
/sim/hmcc_tb.sv	Taas nga lebel file para sa simulation.
Mga Script sa Testbench Mubo nga sulat: Gamita ang gihatag nga Paghimofile sa paghimo niini nga mga script.
/sim/run_vsim.do	Ang script sa ModelSim aron ipadagan ang testbench.
/sim/run_vcs.sh	Ang script sa Synopsys VCS aron mapadagan ang testbench.
/sim/run_ncsim.sh	Ang script sa Cadence NCSim aron mapadagan ang testbench.

Paghimo sa Disenyo Example

Hulagway 1-5: Exampang Tab sa Disenyo sa Hybrid Memory Cube Controller Parameter Editor

Sunda kini nga mga lakang aron makamugna ang Arria 10 hardware design example ug testbench:

1. Sa IP Catalog (Tools > IP Catalog), pilia ang Arria 10 target device family.
2. Sa IP Catalog, pangitaa ug pilia ang Hybrid Memory Cube Controller. Ang Bag-ong IP Variation nga bintana makita.
3. Itakda ang usa ka top-level nga ngalan alang sa imong naandan nga IP variation. Gitipigan sa editor sa parameter ang mga setting sa pagbag-o sa IP sa a file ginganlan .qsys.
4. Kinahanglan ka nga mopili og usa ka piho nga Arria 10 device sa natad sa Device, o itago ang default device nga gipili sa Quartus Prime software.
5. I-klik ang OK. Ang IP parameter editor makita.
6. Sa tab nga IP, ipiho ang mga parameter alang sa imong IP core variation.
7. Sa Example Design tab, pilia ang mosunod nga mga setting alang sa design example:
   1. Para sa Select Design, pilia ang opsyon sa HMCC Daughter Board.
   2. Para sa Example Disenyo Files, pilia ang opsyon sa Simulation aron makamugna ang testbench, ug pilia ang opsyon sa Synthesis aron makamugna ang hardware design example.
   3. Para sa Generated HDL Format, ang Verilog ra ang magamit.
   4. Para sa Target Development Kit pilia ang Arria 10 GX FPGA Development Kit (Production Silicon).
      Nota: Kung gipili nimo kini nga kit, ang disenyo sa hardware example overwrites imong miaging device pagpili sa device sa target board. Kung makamugna ka sa disenyo example, ang Intel Quartus Prime software nagmugna sa Intel
      Ang proyekto sa Quartus Prime, setting, ug mga assignment sa pin para sa board nga imong gipili. Kung dili nimo gusto nga ang software mag-target sa usa ka piho nga board, pilia ang Wala.
8. I-klik ang Generate Exampang buton sa Disenyo

Pagsabut sa Testbench

Naghatag ang Altera og disenyo nga exampuban sa HMC Controller IP core. Ang disenyo exampAnaa ang le para sa simulation sa imong IP core ug para sa compilation. Ang disenyo example sa simulation naglihok isip HMC Controller IP core testbench.
Kung imong i-klik ang Generate ExampAng Disenyo sa editor sa parameter sa HMC Controller, ang software nga Quartus Prime nagmugna og usa ka demonstration testbench. Ang editor sa parameter nag-aghat kanimo alang sa gusto nga lokasyon sa testbench.
Aron ma-simulate ang testbench, kinahanglan nimong ihatag ang imong kaugalingon nga HMC bus functional model (BFM). Gisulayan sa Altera ang disenyo example testbench uban ang Micron Hybrid Memory Cube BFM. Ang testbench wala maglakip sa usa ka I2C master module, tungod kay ang Micron HMC BFM wala mosuporta ug wala magkinahanglan og configuration sa usa ka I2C module.
Sa simulation, ang testbench nagkontrol sa usa ka TX PLL ug ang data path interface aron mahimo ang mosunod nga han-ay sa mga aksyon:

1. I-configure ang HMC BFM gamit ang HMC Controller IP core data rate ug channel width, sa Response Open Loop Mode.
2. Nagtukod og sumpay tali sa BFM ug sa IP core.
3. Gimandoan ang matag usa sa upat ka pantalan sa IP core sa pagsulat sa upat ka pakete sa datos sa BFM.
4. Nagmando sa IP core sa pagbasa og balik sa datos gikan sa BFM.
5. Pagsusi nga ang nabasa nga datos nahiuyon sa pagsulat nga datos.
6. Kung ang data motakdo, ipakita TEST_PASSED.

Pagsundog sa Disenyo Exampsa Testbench
Hulagway 1-6: Pamaagi

Sunda kini nga mga lakang aron ma-simulate ang testbench:

1. Sa command line, usba angample>/sim nga direktoryo.
2. Type paghimo og mga script.
3. I-type ang usa sa mosunod nga mga sugo, depende sa imong simulator:
4. Sa view resulta sa simulation:
   1. Kung imong gipadagan ang testbench sa bisan asa sa tulo ka gisuportahan nga simulator, ang script mopatuman sa testbench sequence ug mag-log sa simulator nga kalihokan saampang direktoryo>/example_ design/sim/ .log. mao ang "vsim", "ncsim", o "vcs".
   2. Kung gipadagan nimo ang testbench sa bisan asa sa tulo ka gisuportahan nga mga simulator, ang script makamugna og waveform file. Mahimo nimong ipadagan ang command make _gui sa pagkarga sa waveform sa simulator-specific waveform viewer.
      Sa view ang waveform file sa imong simulator, i-type ang usa sa mosunod nga mga sugo:

      Lisensya sa Simulator Mentor Graphics ModelSim	Command Line paghimo vsim_gui	porma sa balod File <design exampang direktoryo>/example_design/sim/ mentor/hmcc_wf.wlf
      Ang Synopsys Discovery Visual Environment	paghimo vcs_gui	<design exampang direktoryo>/example_design/sim/ hmcc_wf.vpd
      Kadence SimVision Waveform	paghimo ncsim_gui	<design exampang direktoryo>/example_design/sim/ cadence/hmcc_wf.shm
5. Analisaha ang mga resulta. Ang malampuson nga testbench nagpadala ug nakadawat napulo ka mga pakete matag pantalan, ug nagpakita sa Test_PASSED "

Pagpahimutang sa Lupon

I-set up ang board aron ipadagan ang hardware design example.
Nota: Siguroha nga ang gahum gipalong sa dili pa nimo usbon ang bisan unsang mga setting.

1. Ibutang ang DIP switch sa anak nga kard sama sa mosunod:
2. Ibutang ang DIP switch SW1 aron ipakita ang cube ID 0:
   

   Pagbalhin	Kalihokan	Setting
   1	CUB[0]	Bukas
   2	CUB[1]	Bukas
   3	CUB[2]	Bukas
   4	—	Ayaw Pag-atiman

Itakda ang DIP switch SW2 aron itakda ang mga setting sa orasan:

Pagbalhin	Kalihokan	Setting
1	CLK1_FSEL0	Bukas (125 MHz)
2	CLK1_FSEL1	Bukas (125 MHz)
3	CLK1_SEL	Bukas (Crystal)
4	—	Ayaw Pag-atiman

• Ikonektar ang anak nga kard sa HMC sa Arria 10 FPGA Development Kit gamit ang mga konektor nga J8 ug J10 sa anak nga kard.
• Ibutang ang mga jumper sa Arria 10 GX FPGA Development Kit:
• Idugang ang mga shunt sa J8 jumper aron mapili ang 1.5 V isip setting sa VCCIO para sa FMC connector B.
• Idugang ang mga shunt sa J11 jumper aron mapili ang 1.8 V isip setting sa VCCIO para sa FMC connector A.

Pag-compile ug Pagsulay sa Disenyo Exampsa Hardware

Sa pag-compile ug pagpadagan sa usa ka demonstration test sa hardware design example, sunda kini nga mga lakang

1. Siguroha ang disenyo sa hardware exampkompleto na ang henerasyon.
2. Sa software nga Quartus Prime, ablihi ang proyekto sa Quartus Primeample_design_install_dir> /example_design/par/hmcc_example.qpf.
3. Sa Compilation Dashboard, i-klik ang Compile Design (Intel Quartus Prime Pro Edition) o pilia ang Processing> Start Compilation (Intel Quartus Prime Standard Edition).
4. Human nimo makamugna og .sof, sunda kini nga mga lakang sa pagprograma sa hardware design exampsa Arria 10 device:
   1. Pilia ang Tools > Programmer.
   2. Sa Programmer, i-klik ang Hardware Setup.
   3. Pagpili ug programming device.
   4. Pilia ug idugang ang Arria 10 GX FPGA Development Kit diin makonektar ang imong Quartus Prime session.
   5. Siguroha nga ang Mode gitakda sa JTAG.
   6. I-klik ang Auto Detect ug pilia ang bisan unsang device.
   7. Doble-klik ang Arria 10 device.
   8. Ablihi ang .sof inample_design_install_dir>/example_design/par/output_ files,
      Nota: Ang software sa Quartus Prime nag-ilis sa device ngadto sa naa sa .sof.
   9. Sa laray sa imong .sof, susiha ang kahon sa Program/Configure column.
   10. I-klik ang Start.
   11. Human ma-configure sa software ang device gamit ang hardware design example, tan-awa ang board LEDs:
       1. Ang nagkidlap-kidlap nga pula nga LED nagpaila nga ang disenyo nagdagan.
       2. Duha ka berde nga LED duol sa pula nga nagpakidlap nga LED nagpaila nga ang link sa HMC gisugdan ug gipasa ang pagsulay.
       3. Ang usa ka pula nga LED duol sa pula nga nagpakidlap nga LED nagpaila nga ang pagsulay napakyas.
   12. Kapilian. Gamita ang System Console testbench aron maobserbahan ang dugang nga output sa pagsulay.
       Mubo nga sulat: Gamita ang System Console para mamonitor ang mga signal sa status sa design example kung ang board konektado sa imong computer pinaagi sa JTAG interface. Gipakita sa System Console ang status sa LED sa board alang sa hilit nga pag-monitor, ang kahimtang sa pagsugod sa matag lakang, ug ang kahimtang sa generator sa hangyo sa matag pantalan ug tigsusi sa tubag. Naghatag usab ang System Console og interface aron masugdan o masugdan pag-usab ang pagsulay.
       1. Pilia ang Tools > System Debugging Tools > System Console.
       2. Sa System Console, pilia File > Ipatuman ang Script.
       3. Ablihi ang file <example_design_install_dir>/example_design/par/sysconsole_ testbench.tcl.
       4. Ang software nagkarga sa graphical test output. Pilia ang Re-start aron ipadagan pag-usab ang pagsulay.

Pag-compile ug Pagsulay sa Disenyo Exampsa Hardware

Hybrid Memory Cube Controller nga Disenyo

Disenyo Exampang Deskripsyon

Ang disenyo exampGipakita sa le ang pagpaandar sa Hybrid Memory Cube Controller IP core. Mahimo nimong makamugna ang disenyo gikan sa Example Design tab sa Hybrid Memory Cube Controller graphical user interface (GUI) sa IP parameter editor.

Mga bahin

• I2C master ug I2C initialization state machine alang sa HMC daughter card ug HMC configuration
• ATX PLL ug transceiver recalibration state machine
• Nangayo og generator
• Paghangyo monitor
• Interface sa System Console

Mga Kinahanglanon sa Hardware ug Software
Gigamit sa Altera ang mosunod nga hardware ug software aron sulayan ang disenyo example:

• Intel Quartus Prime software
• System Console
• ModelSim-AE, Modelsim-SE, NCsim (Verilog HDL lang), o VCS simulator
• Arria 10 GX FPGA Development Kit
• HMC nga anak nga kard

Functional nga Deskripsyon

Naghatag ang Altera og usa ka disenyo nga andam sa compilation exampuban sa HMC Controller IP core. Kini nga disenyo example target sa Arria 10 GX FPGA Development Kit uban sa usa ka HMC anak nga babaye card konektado pinaagi sa FMC connectors.
Mahimo nimong gamiton ang disenyo isip usa ka example para sa husto nga koneksyon sa imong IP core sa imong disenyo, o isip starter nga disenyo mahimo nimong ipasibo para sa imong kaugalingong mga kinahanglanon sa disenyo. Ang disenyo example naglakip sa usa ka I2C master module, usa ka PLL/CDR recalibration module, usa ka external transceiver PLL IP core, ug lohika sa pagmugna ug pagsusi sa mga transaksyon. Ang disenyo example nagbaton sa usa ka Micron HMC 15G-SR HMC device, nga mao ang usa ka fourltinta device, sa anak nga babaye card. Ang disenyo example naglakip sa usa ka pananglitan sa IP core ug nagkonektar sa usa ka link sa HMC device. Hulagway 2-1: HMC Controller Design Exampug Block Diagram

Human nimo ma-configure ang Arria 10 FPGA nga adunay disenyo nga exampUg, ang I2C controller nag-configure sa on-board clock generators ug sa HMC device. Kung makompleto ang pagkakalibrate, ang disenyo exampGi-calibrate ang ATX PLL. Atol sa operasyon, ang generator sa hangyo nagmugna ug pagbasa ug pagsulat nga mga sugo nga giproseso sa HMC Controller IP core. Gikuha sa monitor sa hangyo ang mga tubag gikan sa IP core ug gisusi kini alang sa katukma.

Mga Signal sa Interface
Talaan 2-1: HMC Controller IP Core Design ExampMga signal

Ngalan sa Signal clk_50	Direksyon Input	Lapad (Bit) 1	Deskripsyon 50 MHz input nga orasan.
hssi_refclk	Input	1	CDR reference clock alang sa HMC ug HMCC IP core.

Ngalan sa Signal hmc_lxrx	Direksyon Input	Lapad (Bit) Ihap sa Channel (16 o 8)	Deskripsyon Ang FPGA transceiver makadawat og mga pin.
hmc_lxtx	Output	Ihap sa Channel (16 o 8)	Ang FPGA transceiver nagpadala mga pin.
hmc_ctrl_lxrxps	Input	1	FPGA transceiver power save control.
hmc_ctrl_lxtxps	Output	1	HMC transceiver power save control.
hmc_ctrl_ferr_n	Input	1	HMC FERR_N nga output.
hmc_ctrl_p_rst_n	Output	1	HMC P_RST_N input.
hmc_ctrl_scl	Bi-Direksiyon	1	HMC I2C configuration clock.
hmc_ctrl_sda	Bi-Direksiyon	1	Data sa pagsumpo sa HMC I2C.
fmc0_scl	Output	1	Wala magamit. Gimaneho nga ubos aron mapanalipdan ang FPGA I/O pin gikan sa 3.3 V pullup sa anak nga kard.
fmc0_sda	Output	1	Wala magamit. Gimaneho nga ubos aron mapanalipdan ang FPGA I/O pin gikan sa 3.3 V pullup sa anak nga kard.
push_button	Input	1	Push button input nga gigamit alang sa pag-reset.
heart_beat_n	Output	1	Heartbeat LED output.
link_init_complete_n	Output	1	Link initialization kompleto nga LED output.
test_passed_n	Output	1	Gipasa sa pagsulay ang output sa LED.
test_failed_n	Output	1	Napakyas ang pagsulay sa output sa LED.

Disenyo Example Register nga Mapa
Talaan 2-2: HMC Controller IP Core Design Example Register nga Mapa

Ang pagsulat niini nga mga rehistro nag-reset sa disenyo.

Mga bit 1:0	Ngalan sa Field Ihap sa Port	Type RO	Bili sa Reset Nagkalainlain	Deskripsyon Gidaghanon sa mga pantalan alang sa IP core nga pananglitan.
7:2	Gireserba	RO	0x00

Talaan 2-4: BOARD_LEDs Register
Kini nga rehistro nagpakita sa kahimtang sa mga LED sa board

Mga bit 0	Ngalan sa Field Napakyas ang Pagsulay	Type RO	Bili sa Reset 0x00	Deskripsyon Napakyas ang pagsulay.
1	Nakapasar sa Pagsulay	RO	0x00	Mipasar ang pagsulay.
2	HMCC Link Initialization Kompleto na	RO	0x00	HMC link initialization kompleto ug andam na alang sa trapiko.
3	Pitik sa kasingkasing	RO	0x00	Mag-toggle kung ang disenyo nagdagan.
7:4	Gireserba	RO	0x00

Talaan 2-5: TEST_INITIALIZATION_STATUS Register

Mga bit 0	Ngalan sa Field I2C Clock Generator Set	Type RO	Bili sa Reset 0x00	Deskripsyon Ang on-board nga mga generator sa orasan gi-configure.
1	ATX PLL ug Transceiver Recalibration Kompleto	RO	0x00	Ang ATX PLL ug mga transceiver gi-calibrate pag-usab sa input clock.
2	I2C HMC Kompleto ang Configuration	RO	0x00	HMC device configuration sa ibabaw sa I2C kompleto.
3	HMC Link Initialization Kompleto na	RO	0x00	HMC link initialization kompleto ug andam na alang sa trapiko.
7:4	Gireserba	RO	0x00

Talaan 2-6: PORT_STATUS Register

Mga bit 0	Ngalan sa Field OK ra ang mga hangyo sa Port 0	Type RO	Bili sa Reset 0x00	Deskripsyon Kompleto ang paghimo sa hangyo sa Port 0.
1	Mga Tubag sa Port 0 OK	RO	0x00	Gipasa ang pagsusi sa tubag sa Port 0.
2	OK ra ang mga hangyo sa Port 1	RO	0x00	Kompleto ang paghimo sa hangyo sa Port 1.
3	Mga Tubag sa Port 1 OK	RO	0x00	Gipasa ang pagsusi sa tubag sa Port 1.

Mga bit 4	Ngalan sa Field OK ra ang mga hangyo sa Port 2	Type RO	Bili sa Reset 0x00	Deskripsyon Kompleto ang paghimo sa hangyo sa Port 2.
5	Mga Tubag sa Port 2 OK	RO	0x00	Gipasa ang pagsusi sa tubag sa Port 2.
6	OK ra ang mga hangyo sa Port 3	RO	0x00	Kompleto ang paghimo sa hangyo sa Port 3.
7	Mga Tubag sa Port 4 OK	RO	0x00	Gipasa ang pagsusi sa tubag sa Port 3.

Dugang nga Impormasyon

Disenyo sa HMC Controller Example User Guide Revision History
Talaan A-1: ​​Kasaysayan sa Pagbag-o sa Dokumento
Nag-summarize sa bag-ong mga bahin ug mga kausaban sa disenyo exampAng giya sa tiggamit alang sa HMC Controller IP core.

Petsa	ACDS nga Bersyon	Mga kausaban
2016.05.02	16.0	Inisyal nga pagpagawas.

Unsaon Pagkontak sa Intel
Talaan A-2: Unsaon Pagkontak sa Intel
Aron makit-an ang pinakabag-o nga impormasyon bahin sa mga produkto sa Intel, tan-awa kini nga lamesa. Mahimo usab nimo kontakon ang imong lokal nga opisina sa pagbaligya sa Intel o representante sa pagbaligya.

Kontaka	Paagi sa Pagkontak	Address
Teknikal nga suporta	Website	www.altera.com/support
Teknikal nga pagbansay	Website	www.altera.com/training
	Email	FPGATraining@intel.com
Literatura sa produkto	Website	www.altera.com/literature
Nontechnical nga suporta: kinatibuk-an	Email	nacomp@altera.com

Kontaka   Nontechnical nga suporta: software licensing

Paagi sa Pagkontak   Email

Address   authorization@altera.com

May Kalabutan nga Impormasyon

• www.altera.com/support
• www.altera.com/training
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• authorization@altera.com

Typographic nga mga Kombensiyon

Talaan A-3: Typographic nga mga Kombensiyon
Naglista sa typographic nga mga kombensiyon nga gigamit niini nga dokumento

Ang icon nga Feedback nagtugot kanimo sa pagsumite sa feedback sa Altera bahin sa dokumento. Ang mga paagi sa pagkolekta og feedback managlahi kon angay sa matag dokumento

Intel Corporation. Tanang katungod gigahin. Ang Intel, ang Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ug Stratix nga mga pulong ug logo kay mga marka sa pamatigayon sa Intel Corporation o sa mga subsidiary niini sa US ug/o ubang mga nasud. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel, apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kostumer sa Intel nga makuha ang pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa magsalig sa bisan unsang gipatik nga kasayuran ug sa dili pa magbutang mga order alang sa mga produkto o serbisyo.
Ang ubang mga ngalan ug mga tatak mahimong maangkon ingon nga kabtangan sa uban
101 Innovation Drive, San Jose, CA 95134

Katapusang gi-update alang sa Quartus Prime Design Suite: 16.0
UG-20027
2016.05.02
101 Pagbag-o sa Kabag-ohan
San Jose, CA 95134
www.altera.com

Mga Dokumento / Mga Kapanguhaan

ALTERA Arria 10 Hybrid Memory Cube Controller Design Example [pdf] Giya sa Gumagamit Arria 10 Hybrid Memory Cube Controller Design Example, Arria 10, Hybrid Memory Cube Controller Design Example, Disenyo sa Controller Example, Disenyo Example

Mga pakisayran

• Manwal sa Gumagamit