ALTERA Arria 10 Hibrit Bellek Küp Denetleyici Tasarımı Example

Hibrit Memory Cube Denetleyici Tasarımı ExampKullanıcı Kılavuzu, HMC Denetleyici donanım tasarımının tasarımı ve kullanımı hakkında bilgi sağlar.ample. Kılavuz Quartus Prime Design Suite 16.0 için güncellenmiştir ve en son 2 Mayıs 2016'da güncellenmiştir.
Tasarım Example Hızlı Başlangıç ​​Kılavuzu, HMC Denetleyici tasarımını derlemek, simüle etmek, oluşturmak ve test etmek için adım adım talimatlar sağlar.ample. Daha fazlası için Şekil 1-1'e bakın.view geliştirme adımlarından biridir.

Tasarım EskiampAçıklama

HMC Denetleyici donanım tasarımı eskiampDosya, Board Arria 10 Cihazı, HMC Denetleyici IP Çekirdeği, Saatler ve Sıfırlama TX PLL'leri, Veri Yolu İstek Oluşturucusu ve Yanıt Monitörü, TX/TX FIFO MAC, RX MAC, Test Avalon-MM Kontrolü ve LED'leri, Denetleyici Durum Arayüzü gibi çeşitli bileşenleri içerir , Avalon-MM I 2C Master, Başlatma Durum Makinesi, TX Şerit Değiştirici, Alıcı-Verici x16, RX Şerit Değiştirici, Arria 10 Alıcı-Verici Yeniden Yapılandırma Arayüzü ve HMC Cihazı. EskiampTasarımın HMC ek kartıyla Arria 10 GX FPGA Geliştirme Kitinde düzgün çalışması için özel ayarlar gerekir.

Ek Bilgiler

Ek Bilgiler bölümü, oluşturulan tasarımın dizin yapısına ilişkin ayrıntıları sağlar.ampDosya, kullanıcı kılavuzunun revizyon geçmişi, kılavuzda kullanılan tipografik kurallar ve destek için Intel ile nasıl iletişime geçileceği.

Ürün Kullanım Talimatları

HMC Denetleyici donanım tasarımını kullanmak için aşağıdaki talimatları izleyin.amptarih:

1. Eski tasarımı derleyinampbir simülatör kullanarak
2. Fonksiyonel simülasyon gerçekleştirin
3. Eski tasarımı oluşturample
4. Eski tasarımı derleyinampQuartus Prime'ı kullanarak dosya
5. Donanım tasarımını test edin

Donanım yapılandırmasının ve testinin files eski tasarım içinample /ex konumunda bulunurample_design/par, simülasyon sırasında file/ex'te bulunurample_tasarım/sim.

Hibrit Bellek Küpü Denetleyicisi IP çekirdeğini nasıl kullanacağınızı anlamanıza yardımcı olmak için, çekirdekte simüle edilebilir bir test tezgahı ve eski bir donanım tasarımı bulunur.ampderleme ve donanım testini destekleyen dosya. Eski tasarımı oluşturduğunuzdaample, parametre düzenleyici otomatik olarak oluşturur fileTasarımı donanımda simüle etmek, derlemek ve test etmek gereklidir. Derlenen tasarımı Intel® Arria® 10 GX FPGA Geliştirme Kitine indirebilirsiniz.

İlgili Bilgiler
Hibrit Bellek Küpü Denetleyicisi IP Çekirdeği Kullanıcı Kılavuzu

Tasarım Eskiample Dizin Yapısı

Donanım yapılandırması ve testi files (donanım tasarımı örn.ample) şurada bulunurample_design_install_dir>/example_design/par. simülasyon file(yalnızca simülasyon için test tezgahı) şurada bulunur:ample_design_install_dir>/eskiample_tasarım/sim.

Tasarım Eskiample Bileşenleri

HMC Denetleyici donanım tasarımı eskiample aşağıdaki bileşenleri içerir:

• CDR referans saati 125 MHz'e ayarlanmış ve varsayılan RX eşleme ve TX eşleme ayarlarına sahip HMC Denetleyici IP çekirdeği.
  Not: Eski tasarımampDosya, bu ayarların HMC ek kartıyla Arria 10 GX FPGA Geliştirme Kitinde düzgün şekilde çalışmasını gerektirir.
• IP çekirdeğinin programlanmasını ve paket üretimini ve kontrolünü koordine eden istemci mantığı.
• JTAG Altera Sistem Konsolu ile iletişim kuran denetleyici. İstemci mantığıyla Sistem Konsolu aracılığıyla iletişim kurarsınız.

Anahtarı listeler fileeskiyi uygulayanamptest tezgahı.

/kaynak/hmcc_example.sv	Üst düzey donanım tasarımı örneğiample file.
/sim/hmcc_tb.sv	Üst düzey file simülasyon için.
Test Bench Komut Dosyaları Not: Sağlanan Markayı kullanınfile Bu komut dosyalarını oluşturmak için.
/sim/çalıştır_vsim.do	Testbench'i çalıştırmak için ModelSim betiği.
/sim/run_vcs.sh	Testbench'i çalıştırmak için Synopsys VCS betiği.
/sim/run_ncsim.sh	Testbench'i çalıştırmak için Cadence NCSim betiği.

Tasarım Örneğinin Oluşturulmasıample

Şekil 1-5: ÖrnampHibrit Bellek Küpü Denetleyicisi Parametre Düzenleyicisindeki Tasarım Sekmesi

Arria 10 donanım tasarımını oluşturmak için şu adımları izleyinample ve test tezgahı:

1. IP Kataloğunda (Araçlar > IP Kataloğu), Arria 10 hedef cihaz ailesini seçin.
2. IP Kataloğunda Hibrit Bellek Küpü Denetleyicisini bulun ve seçin. Yeni IP Değişikliği penceresi görünür.
3. Özel IP varyasyonunuz için bir üst düzey ad belirtin. Parametre düzenleyici, IP varyasyon ayarlarını bir file adlı .qsys.
4. Cihaz alanında belirli bir Arria 10 cihazını seçmelisiniz veya Quartus Prime yazılımının seçtiği varsayılan cihazı tutmalısınız.
5. Tamam'ı tıklayın. IP parametre düzenleyicisi görünür.
6. IP sekmesinde, IP çekirdek varyasyonunuz için parametreleri belirtin.
7. Ex'deampTasarım sekmesinde, eski tasarım için aşağıdaki ayarları seçinamptarih:
   1. Tasarım Seç için HMCC Yardımcı Kart seçeneğini seçin.
   2. Örn içinample Tasarım Files, testbench'i oluşturmak için Simülasyon seçeneğini seçin ve eski donanım tasarımını oluşturmak için Sentez seçeneğini seçin.ampley.
   3. Oluşturulan HDL Formatı için yalnızca Verilog kullanılabilir.
   4. Hedef Geliştirme Kiti için Arria 10 GX FPGA Geliştirme Kitini (Üretim Silikonu) seçin.
      Not: Bu kiti seçtiğinizde donanım tasarımıampDosya, hedef paneldeki aygıtla önceki aygıt seçiminizin üzerine yazar. Eski tasarımı oluşturduğunuzdaample, Intel Quartus Prime yazılımı Intel'i oluşturur
      Seçtiğiniz pano için Quartus Prime projesi, ayarı ve pin atamaları. Yazılımın belirli bir kartı hedeflemesini istemiyorsanız Yok'u seçin.
8. Ex Oluştur'u tıklayınample Tasarım düğmesi

Testbenc'i Anlamak

Altera bir tasarım örneği sunuyorampHMC Denetleyici IP çekirdeğine sahip dosya. Eski tasarımampdosya hem IP çekirdeğinizin simülasyonu hem de derleme için kullanılabilir. Eski tasarımampSimülasyondaki dosya, HMC Denetleyici IP çekirdek test cihazı olarak işlev görür.
Ex Oluştur'a tıklarsanızampQuartus Prime yazılımı, HMC Kontrolör parametre düzenleyicisindeki Tasarım ile bir demo test ortamı oluşturur. Parametre düzenleyicisi sizden test tezgahının istenen konumunu sorar.
Test tezgahını simüle etmek için kendi HMC veri yolu işlevsel modelinizi (BFM) sağlamanız gerekir. Altera eski tasarımı test ediyorampMicron Hybrid Memory Cube BFM ile test tezgahı. Micron HMC BFM bir I2C modülünü desteklemediğinden ve bir I2C modülü tarafından yapılandırma gerektirmediğinden test tezgahı bir IXNUMXC ana modülü içermez.
Simülasyonda test tezgahı, aşağıdaki eylem dizisini gerçekleştirmek için bir TX PLL'yi ve veri yolu arayüzlerini kontrol eder:

1. HMC BFM'yi, Yanıt Açık Döngü Modunda HMC Denetleyici IP çekirdek veri hızı ve kanal genişliğiyle yapılandırır.
2. BFM ile IP çekirdeği arasındaki bağlantıyı kurar.
3. IP çekirdeğinin dört bağlantı noktasının her birini BFM'ye dört paket veri yazması için yönlendirir.
4. IP çekirdeğini BFM'den verileri geri okumaya yönlendirir.
5. Okunan verilerin yazma verileriyle eşleşip eşleşmediğini kontrol eder.
6. Veriler eşleşirse TEST_PASSED görüntülenir.

Tasarım Örneğinin Simüle Edilmesiamptest tezgahı
Şekil 1-6: Prosedür

Testbench'i simüle etmek için şu adımları izleyin:

1. Komut satırında şu şekilde değiştirin:ample>/sim dizini.
2. Make scriptleri yazın.
3. Simülatörünüze bağlı olarak aşağıdaki komutlardan birini yazın:
4. İle view Simulasyon sonuçları:
   1. Testbenc'i desteklenen üç simülatörden herhangi birinde çalıştırdığınızda, komut dosyası testbenç sırasını yürütür ve simülatör etkinliğini günlüğe kaydeder.ampdosya dizini>/example_ tasarım/sim/ .kayıt. "vsim", "ncsim" veya "vcs"dir.
   2. Test tezgahını desteklenen üç simülatörden herhangi birinde çalıştırdığınızda, komut dosyası bir dalga formu oluşturur. file. make komutunu çalıştırabilirsiniz Dalga biçimini simülatöre özgü dalga biçimine yüklemek için _gui viewşey.
      İle view dalga biçimi file simülatörünüzde aşağıdaki komutlardan birini yazın:

      Simülatör Lisansı Mentor Grafik ModelSim	Komut Satırı vsim_gui'yi yap	Dalga formu File <design exampdosya dizini>/eskiample_design/sim/mentor/hmcc_wf.wlf
      Özet Keşif Görsel Ortamı	vcs_gui'yi yap	<design exampdosya dizini>/eskiample_tasarım/sim/hmcc_wf.vpd
      Cadence SimVision Dalga Formu	ncsim_gui'yi yap	<design exampdosya dizini>/eskiample_design/sim/cadence/hmcc_wf.shm
5. Sonuçları analiz edin. Başarılı testbenç, port başına on paket gönderip alır ve Test_PASSED'i görüntüler.

Pano Kurulumu

Donanım tasarımını çalıştırmak için kartı ayarlayın.ampley.
Not: Herhangi bir ayarı değiştirmeden önce gücün kapalı olduğundan emin olun.

1. Ek karttaki DIP anahtarlarını aşağıdaki gibi ayarlayın:
2. DIP anahtarı SW1'i küp kimliğini 0 gösterecek şekilde ayarlayın:
   

   Anahtar	İşlev	Ayar
   1	KÜB[0]	Açık
   2	KÜB[1]	Açık
   3	KÜB[2]	Açık
   4	—	Umursamıyorum

Saat ayarlarını belirlemek için DIP anahtarı SW2'yi ayarlayın:

Anahtar	İşlev	Ayar
1	CLK1_FSEL0	Açık (125 MHz)
2	CLK1_FSEL1	Açık (125 MHz)
3	CLK1_SEL	Açık (Kristal)
4	—	Umursamıyorum

• HMC ek kartını, ek kartın J10 ve J8 konnektörlerini kullanarak Arria 10 FPGA Geliştirme Kitine bağlayın.
• Arria 10 GX FPGA Geliştirme Kitindeki atlama tellerini ayarlayın:
• FMC konektörü B için VCCIO ayarı olarak 8 V'yi seçmek üzere J1.5 atlama teline şöntler ekleyin.
• FMC konektörü A için VCCIO ayarı olarak 11 V'yi seçmek üzere J1.8 atlama teline şöntler ekleyin.

Design Ex'in Derlenmesi ve Test Edilmesiampdonanım dosyası

Eski donanım tasarımında bir gösteri testi derlemek ve çalıştırmak içinample, şu adımları takip et

1. Donanım tasarımının eski olduğundan emin olunample oluşturma tamamlandı.
2. Quartus Prime yazılımında Quartus Prime projesini açınample_design_install_dir> /example_tasarım/par/hmcc_example.qpf.
3. Derleme Kontrol Panelinde Tasarımı Derle'ye (Intel Quartus Prime Pro Edition) tıklayın veya İşleme > Derlemeyi Başlat'ı (Intel Quartus Prime Standard Edition) seçin.
4. Bir .sof oluşturduktan sonra, donanım tasarımını programlamak için şu adımları izleyin.ampArria 10 cihazındaki dosya:
   1. Araçlar > Programcı'yı seçin.
   2. Programlayıcı'da Donanım Kurulumu'na tıklayın.
   3. Bir programlama cihazı seçin.
   4. Quartus Prime oturumunuzun bağlanabileceği Arria 10 GX FPGA Geliştirme Kitini seçin ve ekleyin.
   5. Modun J olarak ayarlandığından emin olunTAG.
   6. Otomatik Algıla'ya tıklayın ve herhangi bir cihazı seçin.
   7. Arria 10 cihazına çift tıklayın.
   8. .sof dosyasını açınample_design_install_dir>/eskiample_design/par/çıktı_ files,
      Not: Quartus Prime yazılımı cihazı .sof dosyasındaki cihaza dönüştürür.
   9. .sof dosyanızın bulunduğu satırda Program/Yapılandır sütunundaki kutuyu işaretleyin.
   10. Başlat’a tıklayın.
   11. Yazılım, cihazı donanım tasarımıyla yapılandırdıktan sonraample, kart LED'lerini gözlemleyin:
       1. Yanıp sönen kırmızı LED tasarımın çalıştığını gösterir.
       2. Yanıp sönen kırmızı LED'in yanındaki iki yeşil LED, HMC bağlantısının başlatıldığını ve testin geçtiğini gösterir.
       3. Yanıp sönen kırmızı LED'in yanındaki kırmızı LED, testin başarısız olduğunu gösterir.
   12. İsteğe bağlı. Ek test çıktısını gözlemlemek için Sistem Konsolu test tezgahını kullanın.
       Not: Tasarım örneğindeki durum sinyallerini izlemek için Sistem Konsolunu kullanın.ampKart J aracılığıyla bilgisayarınıza bağlandığında dosyaTAG arayüz. Sistem Konsolu, uzaktan izleme için kartın LED durumunu, her adımın başlatma durumunu ve her portun istek oluşturucusunun ve yanıt denetleyicisinin durumunu gösterir. Sistem Konsolu ayrıca testi başlatmak veya yeniden başlatmak için bir arayüz sağlar.
       1. Araçlar > Sistem Hata Ayıklama Araçları > Sistem Konsolu'nu seçin.
       2. Sistem Konsolu'nda şunu seçin: File > Komut Dosyasını Çalıştır.
       3. Açın file <örnekample_design_install_dir>/eskiample_design/par/sysconsole_testbench.tcl.
       4. Yazılım grafiksel test çıktısını yükler. Testi tekrar çalıştırmak için Yeniden Başlat'ı seçin.

Design Ex'in Derlenmesi ve Test Edilmesiampdonanım dosyası

Hibrit Bellek Küpü Denetleyici Tasarımı

Tasarım EskiampAçıklama

tasarım eskiampdosya Hibrit Bellek Küp Denetleyicisi IP çekirdeğinin işlevselliğini gösterir. Tasarımı Ex'den oluşturabilirsiniz.ampIP parametre düzenleyicisindeki Hibrit Bellek Küp Denetleyicisi grafik kullanıcı arayüzünün (GUI) Tasarım sekmesi.

Özellikler

• HMC ek kartı ve HMC yapılandırması için I2C ana ve I2C başlatma durumu makinesi
• ATX PLL ve alıcı-verici yeniden kalibrasyon durumu makinesi
• Talep oluşturucu
• Monitör talep et
• Sistem Konsolu arayüzü

Donanım ve Yazılım Gereksinimleri
Altera, tasarımı test etmek için aşağıdaki donanım ve yazılımı kullanır:amptarih:

• Intel Quartus Prime yazılımı
• Sistem Konsolu
• ModelSim-AE, Modelsim-SE, NCsim (yalnızca Verilog HDL) veya VCS simülatörü
• Arria 10 GX FPGA Geliştirme Kiti
• HMC ek kartı

İşlevsel Açıklama

Altera derlemeye hazır bir tasarım sunar.ampHMC Denetleyici IP çekirdeğine sahip dosya. Bu tasarım eskiampdosya, FMC konektörleri aracılığıyla bağlanan bir HMC ek kartına sahip Arria 10 GX FPGA Geliştirme Kitini hedefler.
Tasarımı eski olarak kullanabilirsinizampIP çekirdeğinizin tasarımınıza doğru şekilde bağlanması için dosya veya başlangıç ​​tasarımı olarak kendi tasarım gereksinimlerinize göre özelleştirebilirsiniz. Eski tasarımampDosya bir I2C ana modül, bir PLL/CDR yeniden kalibrasyon modülü, bir harici alıcı-verici PLL IP çekirdeği ve işlemleri oluşturmak ve kontrol etmek için mantık içerir. Eski tasarımampdosya bir Micron HMC 15G-SR HMC cihazını varsayar;urlek karttaki mürekkep aygıtı. Eski tasarımampdosya IP çekirdeğinin bir örneğini içerir ve HMC cihazındaki tek bir bağlantıya bağlanır. Şekil 2-1: HMC Denetleyici Tasarımı Örneğiample Blok Diyagramı

Arria 10 FPGA'yı eski tasarımla yapılandırdıktan sonraampI2C denetleyicisi, yerleşik saat üreteçlerini ve HMC cihazını yapılandırır. Kalibrasyon tamamlandığında tasarım örneğiampATX PLL'yi kalibre eder. Çalışma sırasında istek oluşturucu, HMC Denetleyici IP çekirdeğinin daha sonra işlediği okuma ve yazma komutlarını üretir. İstek monitörü, IP çekirdeğinden gelen yanıtları yakalar ve bunların doğruluğunu kontrol eder.

Arayüz Sinyalleri
Tablo 2-1: HMC Denetleyici IP Çekirdek Tasarımı Örneğiample Sinyalleri

Sinyal Adı clk_50	Yön Giriş	Genişlik (Bit) 1	Tanım 50 MHz giriş saati.
hssi_referans	Giriş	1	HMC ve HMCC IP çekirdeği için CDR referans saati.

Sinyal Adı hmc_lxrx	Yön Giriş	Genişlik (Bit) Kanal Sayısı (16 veya 8)	Tanım FPGA alıcı-vericisi pinleri alır.
hmc_lxtx	Çıktı	Kanal Sayısı (16 veya 8)	FPGA alıcı-verici iletim pinleri.
hmc_ctrl_lxrxps	Giriş	1	FPGA alıcı-verici güç tasarrufu kontrolü.
hmc_ctrl_lxtxps	Çıktı	1	HMC alıcı-verici güç tasarrufu kontrolü.
hmc_ctrl_ferr_n	Giriş	1	HMC FERR_N çıkışı.
hmc_ctrl_p_ilk_n	Çıktı	1	HMC P_RST_N girişi.
hmc_ctrl_scl	Çift Yönlü	1	HMC I2C yapılandırma saati.
hmc_ctrl_sda	Çift Yönlü	1	HMC I2C yapılandırma verileri.
fmc0_scl	Çıktı	1	Kullanılmamış. FPGA I/O pinlerini ek karttaki 3.3 V'luk çekimden korumak için alçakta sürülür.
fmc0_sda	Çıktı	1	Kullanılmamış. FPGA I/O pinlerini ek karttaki 3.3 V'luk çekimden korumak için alçakta sürülür.
butona basınız	Giriş	1	Sıfırlama için kullanılan basma düğmesi girişi.
kalp atışı_n	Çıktı	1	Kalp atışı LED çıkışı.
bağlantı_başlatıldı_tamamlandı	Çıktı	1	Bağlantı başlatma tamamlandı LED çıkışı.
test_geçti_n	Çıktı	1	Test başarılı LED çıkışı.
test_başarısız_n	Çıktı	1	Test başarısız LED çıkışı.

Tasarım Eskiample Kayıt Haritası
Tablo 2-2: HMC Denetleyici IP Çekirdek Tasarımı Örneğiample Kayıt Haritası

Bu kayıtlara yazmak tasarımı sıfırlar.

Parçalar 1:0	Alan Adı Bağlantı Noktası Sayısı	Tip RO	Sıfırlamadaki Değer Değişir	Tanım IP çekirdek örneği için bağlantı noktası sayısı.
7:2	Rezerve	RO	0x00

Tablo 2-4: BOARD_LED Kaydı
Bu kayıt, kartın LED'lerinin durumunu yansıtır

Parçalar 0	Alan Adı Test başarısız	Tip RO	Sıfırlamadaki Değer 0x00	Tanım Test başarısız.
1	Test geçildi	RO	0x00	Test geçildi.
2	HMCC Bağlantısı Başlatma Tamamlandı	RO	0x00	HMC bağlantısının başlatılması tamamlandı ve trafiğe hazır.
3	Kalp atışı	RO	0x00	Tasarım çalışırken geçiş yapar.
7:4	Rezerve	RO	0x00

Tablo 2-5: TEST_INITIALIZATION_STATUS Kaydı

Parçalar 0	Alan Adı I2C Saat Oluşturucu Seti	Tip RO	Sıfırlamadaki Değer 0x00	Tanım Yerleşik saat üreteçleri yapılandırıldı.
1	ATX PLL ve Alıcı-Verici Yeniden Kalibrasyonu Tamamlandı	RO	0x00	ATX PLL ve alıcı-vericiler giriş saatine göre yeniden kalibre edildi.
2	I2C HMC'si Yapılandırma Tamamlandı	RO	0x00	I2C üzerinden HMC cihazı yapılandırması tamamlandı.
3	HMC Bağlantısı Başlatma Tamamlandı	RO	0x00	HMC bağlantısının başlatılması tamamlandı ve trafiğe hazır.
7:4	Rezerve	RO	0x00

Tablo 2-6: PORT_STATUS Kaydı

Parçalar 0	Alan Adı Bağlantı Noktası 0 İstekleri Tamam	Tip RO	Sıfırlamadaki Değer 0x00	Tanım Bağlantı noktası 0 istek oluşturma işlemi tamamlandı.
1	Bağlantı Noktası 0 Yanıtları Tamam	RO	0x00	Bağlantı noktası 0 yanıt denetimi başarılı oldu.
2	Bağlantı Noktası 1 İstekleri Tamam	RO	0x00	Bağlantı noktası 1 istek oluşturma işlemi tamamlandı.
3	Bağlantı Noktası 1 Yanıtları Tamam	RO	0x00	Bağlantı noktası 1 yanıt denetimi başarılı oldu.

Parçalar 4	Alan Adı Bağlantı Noktası 2 İstekleri Tamam	Tip RO	Sıfırlamadaki Değer 0x00	Tanım Bağlantı noktası 2 istek oluşturma işlemi tamamlandı.
5	Bağlantı Noktası 2 Yanıtları Tamam	RO	0x00	Bağlantı noktası 2 yanıt denetimi başarılı oldu.
6	Bağlantı Noktası 3 İstekleri Tamam	RO	0x00	Bağlantı noktası 3 istek oluşturma işlemi tamamlandı.
7	Bağlantı Noktası 4 Yanıtları Tamam	RO	0x00	Bağlantı noktası 3 yanıt denetimi başarılı oldu.

Ek Bilgiler

HMC Kontrol Cihazı Tasarımı ExampKullanıcı Kılavuzu Revizyon Geçmişi
Tablo A-1: ​​Belge Revizyon Geçmişi
Eski tasarımdaki yeni özellikleri ve değişiklikleri özetlerampHMC Denetleyici IP çekirdeği için kullanıcı kılavuzu.

Tarih	ACDS Sürümü	Değişiklikler
2016.05.02	16.0	İlk sürüm.

Intel'e Nasıl Ulaşılır?
Tablo A-2: Intel'e Nasıl Başvurulur?
Intel ürünlerine ilişkin en güncel bilgileri bulmak için bu tabloya bakın. Ayrıca yerel Intel satış ofisinize veya satış temsilcinize de başvurabilirsiniz.

Temas etmek	Iletişim yöntemi	Adres
Teknik destek	Webalan	www.altera.com/support
Teknik eğitim	Webalan	www.altera.com/eğitim
	E-posta	FPGATraining@intel.com
Ürün literatürü	Webalan	www.altera.com/literature
Teknik olmayan destek: genel	E-posta	nacomp@altera.com

Temas etmek   Teknik olmayan destek: yazılım lisanslaması

Iletişim yöntemi   E-posta

Adres   yetkilendirme@altera.com

İlgili Bilgiler

• www.altera.com/support
• www.altera.com/eğitim
• custrain@altera.com
• www.altera.com/literature
• nacomp@altera.com
• yetkilendirme@altera.com

Tipografik Kurallar

Tablo A-3: Tipografik Kurallar
Bu belgenin kullandığı tipografik kuralları listeler

Geri Bildirim simgesi, Altera'ya belge hakkında geri bildirim göndermenize olanak tanır. Geri bildirim toplama yöntemleri her belgeye göre değişir

Intel Kurumu. Her hakkı saklıdır. Intel, Intel logosu, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ve Stratix sözcükleri ve logoları, Intel Corporation'ın veya ABD ve/veya diğer ülkelerdeki yan kuruluşlarının ticari markalarıdır. Intel, FPGA ve yarı iletken ürünlerinin performansını Intel'in standart garantisine uygun olarak mevcut spesifikasyonlara göre garanti eder, ancak herhangi bir zamanda önceden bildirimde bulunmaksızın herhangi bir ürün ve hizmette değişiklik yapma hakkını saklı tutar. Intel, Intel tarafından yazılı olarak açıkça kabul edilmedikçe, burada açıklanan herhangi bir bilgi, ürün veya hizmetin uygulanmasından veya kullanılmasından kaynaklanan hiçbir sorumluluk veya yükümlülük kabul etmez. Intel müşterilerine, yayınlanan herhangi bir bilgiye güvenmeden ve ürün ya da hizmet siparişi vermeden önce cihaz özelliklerinin en son sürümünü edinmeleri önerilir.
Diğer isimler ve markaların başkalarının mülkiyetinde olduğu iddia edilebilir
101 İnovasyon Sürüşü, San Jose, CA 95134

Quartus Prime Design Suite için son güncelleme: 16.0
UG-20027
2016.05.02
101 İnovasyon Sürüşü
San Jose, CA 95134
www.altera.com

Belgeler / Kaynaklar

ALTERA Arria 10 Hibrit Bellek Küp Denetleyici Tasarımı Example [pdf] Kullanıcı Kılavuzu Arria 10 Hibrit Bellek Küpü Denetleyici Tasarımı Example, Arria 10, Hibrit Memory Cube Denetleyici Tasarımı Example, Denetleyici Tasarımı Örneğiample, Tasarım Example

Referanslar

• Kullanıcı Kılavuzu