intel Cyclone 10 Yerel FloatingPoint DSP FPGA IP
Intel® Cyclone® 10 GX Yerel Kayan Nokta DSP Intel® FPGA IP Kullanıcı Kılavuzu
Intel® Cyclone® 10 GX Yerel Kayan Noktalı DSP Intel® FPGA IP'nin parametrelendirilmesi
Tasarımınıza uygun bir IP çekirdeği oluşturmak için farklı parametreler seçin.
- Intel® Quartus® Prime Pro Edition'da, Intel Cyclone® 10 GX cihazını hedefleyen yeni bir proje oluşturun.
- IP Kataloğunda Kitaplık ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP'ye tıklayın.
Intel Cyclone 10 GX Yerel Kayan Noktalı DSP IP Core IP parametre düzenleyicisi açılır. - Yeni IP Değişikliği iletişim kutusunda bir Varlık Adı girin ve Tamam'a tıklayın.
- Parametreler altında DSP Şablonunu seçin ve View IP çekirdeğiniz için istediğiniz
- DSP Bloğunda View, her geçerli kaydın saatini değiştirin veya sıfırlayın.
- Çarpma Ekleme veya Vektör Modu 1 için, Chainin portundan veya Ax portundan girişi seçmek için GUI'deki Chain In multiplexer'a tıklayın.
- Toplama veya çıkarma işlemini seçmek için GUI'deki Toplayıcı sembolüne tıklayın.
- Zincirleme bağlantı noktasını etkinleştirmek için GUI'deki Zincir Çıkışı çoklayıcısına tıklayın.
- HDL Oluştur'a tıklayın.
- Bitir’e tıklayın.
Intel Cyclone 10 GX Yerel Kayan Nokta DSP Intel FPGA IP Parametreleri
Tablo 1. Parametreler
| Parametre | Değer | Varsayılan Değer | Tanım |
| DSP Şablonu | Çarpmak Eklemek
Çarp Ekle Çarp Biriktir Vektör Modu 1 Vektör Modu 2 |
Çarpmak | DSP bloğu için istenen çalışma modunu seçin.
Seçilen işlem şuna yansıtılır: DSP Bloğu View. |
| View | Kayıt, Kayıt Temizlemeyi Etkinleştirir | Kayıt Etkinleştirir | Kayıtlar için saat ölçüm şemasını seçme veya şemayı sıfırlama seçenekleri view. Seçilen işlem şuna yansıtılır: DSP Bloğu View. |
| devam etti… | |||
| Parametre | Değer | Varsayılan Değer | Tanım |
| Seçme Kayıt Etkinleştirir için DSP Bloğu View Kayıtların saat düzeni şemasını göstermek için. Buradaki kayıtların her birinin saatlerini değiştirebilirsiniz. view.
Seçme Kayıt Temizlenir için DSP Bloğu View Kayıtların sıfırlama şemasını göstermek için. Aç Tek Temizleme Kullan Kayıtların sıfırlama düzenini değiştirmek için. |
|||
| Tek Temizleme Kullan | Açık veya kapalı | Kapalı | Tek bir sıfırlamanın DSP bloğundaki tüm kayıtları sıfırlamasını istiyorsanız bu parametreyi açın. Kayıtları sıfırlamak amacıyla farklı sıfırlama bağlantı noktaları kullanmak için bu parametreyi kapatın.
Çıkış kaydında 0'ı temizlemek için açın; Çıkış kaydındaki temizleme 1 için kapatın. Temizle 0 giriş kayıtları için aclr[0] kullanılır sinyal. Temizle 1 çıktı ve boru hattı kayıtlarının kullanımları için aclr[1] sinyali. Tüm giriş kayıtları aclr[0] sıfırlama sinyalini kullanır. Tüm çıkış ve boru hattı kayıtları aclr[1] sıfırlama sinyalini kullanır. |
| DSP View Engellemek. | |||
| Çoklayıcıda Zincir (14) | Etkinleştirme / Devre dışı | Devre dışı bırakmak | Chainin'i etkinleştirmek için çoklayıcıya tıklayın
liman. |
| Zincirleme Çoklayıcı (12) | Devre dışı bırak devreye sok | Devre dışı bırakmak | Zincirleme işlemi etkinleştirmek için çoklayıcıya tıklayın
liman. |
| Toplayıcı (13) | +
– |
+ | Üzerine tıklayın Engerek Toplama veya çıkarma modunu seçmek için sembol. |
| Saati Kaydet
• balta_saati (2) • ay_saat (3) • az_saat (4) • çoklu_pipeline_cloc k(5) • ax_chainin_pl_cloc k (7) • toplayıcı_giriş_saati (9) • adder_input_2_clock (10) • çıkış_saati (11) • birikim_saati (1) • accum_pipeline_clock (6) • accum_adder_cloc k (8) |
Hiçbiri Saat 0
Saat 1 Saat 2 |
Saat 0 | Herhangi bir kaydı atlamak için kayıt saatini şu şekilde değiştirin: Hiçbiri.
Kayıt saatini şu şekilde değiştirin: • Saat 0 saat kaynağı olarak clk[0] sinyalini kullanmak için • Saat 1 saat kaynağı olarak clk[1] sinyalini kullanmak için • Saat 2 saat kaynağı olarak clk[2] sinyalini kullanmak için Bu ayarları yalnızca seçtiğinizde değiştirebilirsiniz. Kayıt Etkinleştirir in View parametre. |
Şekil 1. DSP Bloğu View
Tablo 2. DSP Şablonları
| DSP Şablonları | Tanım |
| Çarpmak | Tek duyarlıklı çarpma işlemini gerçekleştirir ve aşağıdaki denklemi uygular:
• Çıkış = Ay * Az |
| Eklemek | Tek duyarlıklı toplama veya çıkarma işlemini gerçekleştirir ve aşağıdaki denklemleri uygular:
• Çıkış = Ay + Ax • Çıkış = Ay – Ax |
| Çarp Ekle | Bu mod, tek duyarlıklı çarpma işlemini, ardından toplama veya çıkarma işlemlerini gerçekleştirir ve aşağıdaki denklemleri uygular.
• Out = (Ay * Az) – zincirleme • Çıkış = (Ay * Az) + zincirleme • Çıkış = (Ay * Az) – Ax • Çıkış = (Ay * Az) + Ax |
| Çarp Biriktir | Kayan noktalı çarpma işlemini, ardından önceki çarpma sonucuyla kayan noktalı toplama veya çıkarma işlemini gerçekleştirir ve aşağıdaki denklemleri uygular:
• Out(t) = [Ay(t) * Az(t)] – Out (t-1) toplandığında sinyal yüksek sürülür. • Out(t) = [Ay(t) * Az(t)] + Out (t-1), biriktirme bağlantı noktası yüksek olarak çalıştırıldığında. • Out(t) = Ay(t) * Az(t), biriktirme bağlantı noktası düşük seviyeye çekildiğinde. |
| Vektör Modu 1 | Önceki değişken DSP bloğundan gelen zincir girişi ile kayan nokta çarpımını ve ardından kayan nokta toplama veya çıkarma işlemini gerçekleştirir ve aşağıdaki denklemleri uygular:. |
| devam etti… | |
| DSP Şablonları | Tanım |
| • Out = (Ay * Az) – zincirleme
• Çıkış = (Ay * Az) + zincirleme • Out = (Ay * Az) , zincirleme = Ax |
|
| Vektör Modu 2 | IP çekirdeğinin çarpma sonucunu doğrudan zincirlemeye beslediği kayan nokta çarpımını gerçekleştirir. IP çekirdeği daha sonra çıkış sonucu olarak Ax girişinden önceki değişken DSP bloğundan zincirleme girişini ekler veya çıkarır.
Bu mod aşağıdaki denklemleri uygular: • Out = Ax – zincirleme, zincirleme = Ay * Az • Çıkış = Ax + zincirleme, zincirleme = Ay * Az • Out = Ax, zincirleme = Ay * Az |
Intel Cyclone 10 GX Yerel Kayan Nokta DSP Intel FPGA IP Sinyalleri
Şekil 2. Intel Cyclone 10 GX Yerel Kayan Nokta DSP Intel FPGA IP Sinyalleri
Şekil IP çekirdeğinin giriş ve çıkış sinyallerini göstermektedir.
Tablo 3. Intel Cyclone 10 GX Yerel Kayan Noktalı DSP Intel FPGA IP Giriş Sinyalleri
| Sinyal Adı | Tip | Genişlik | Varsayılan | Tanım |
| balta[31:0] | Giriş | 32 | Düşük | Çarpana veri yolu girişi. Uygun:
• Modu ekle • Zincirleme ve zincirleme özelliği olmayan Çarpma-Ekle modu • Vektör Modu 1 • Vektör Modu 2 |
| evet[31:0] | Giriş | 32 | Düşük | Çarpana veri yolu girişi.
Tüm kayan nokta çalışma modlarında mevcuttur. |
| az[31:0] | Giriş | 32 | Düşük | Çarpana veri yolu girişi. Uygun:
• Çarpmak • Çarp Ekle • Çarp Biriktir • Vektör Modu 1 • Vektör Modu 2 |
| zincirleme[31:0] | Giriş | 32 | Düşük | Bu sinyalleri önceki kayan noktalı DSP IP çekirdeğinden gelen zincirleme sinyallere bağlayın. |
| clk[2:0] | Giriş | 3 | Düşük | Tüm kayıtlar için saat sinyallerini girin.
Bu saat sinyalleri yalnızca giriş yazmaçlarından, boru hattı yazmaçlarından veya çıkış yazmaçlarından herhangi biri şu şekilde ayarlandığında kullanılabilir: Saat0 or Saat1 or Saat2. |
| ena[2:0] | Giriş | 3 | Yüksek | clk[2:0] için saat etkinleştirme. Bu sinyaller aktif-Yüksektir.
• ena[0] şunun içindir: Saat0 • ena[1] şunun içindir: Saat1 • ena[2] şunun içindir: Saat2 |
| eklr[1:0] | Giriş | 2 | Düşük | Tüm kayıtlar için asenkron temiz giriş sinyalleri. Bu sinyaller aktif-yüksektir.
Kullanmak tahakkuk[0] tüm giriş kayıtları ve kullanımı için tahakkuk[1] tüm boru hattı ve çıkış kayıtları için. |
| biriktirmek | Giriş | 1 | Düşük | Akümülatör özelliğini etkinleştirmek veya devre dışı bırakmak için giriş sinyali.
• Toplayıcının çıktısını geri beslemeyi etkinleştirmek için bu sinyali onaylayın. • Geri bildirim mekanizmasını devre dışı bırakmak için bu sinyalin onayını kaldırın. Bu sinyali çalışma zamanı sırasında onaylayabilir veya iptal edebilirsiniz. Çarp Biriktir modunda kullanılabilir. |
| zincirleme[31:0] | Çıktı | 32 | — | Bu sinyalleri bir sonraki kayan noktalı DSP IP çekirdeğinin zincirleme sinyallerine bağlayın. |
| sonuç[31:0] | Çıktı | 32 | — | IP çekirdeğinden çıkış veri yolu. |
Belge Revizyon Geçmişi
Intel Cyclone 10 GX Yerel Kayan Nokta DSP Intel FPGA IP Kullanıcı Kılavuzundaki Değişiklikler
| Tarih | Sürüm | Değişiklikler |
| Kasım 2017 | 2017.11.06 | İlk sürüm. |
Intel Kurumu. Tüm hakları Saklıdır. Intel, Intel logosu ve diğer Intel markaları, Intel Corporation'ın veya yan kuruluşlarının ticari markalarıdır. Intel, FPGA ve yarı iletken ürünlerinin Intel'in standart garantisine uygun olarak mevcut teknik özelliklere göre performansını garanti eder, ancak herhangi bir zamanda herhangi bir bildirimde bulunmaksızın herhangi bir ürün ve hizmette değişiklik yapma hakkını saklı tutar. Intel, yazılı olarak açıkça kabul etmedikçe, burada açıklanan herhangi bir bilgi, ürün veya hizmetin uygulanmasından veya kullanılmasından kaynaklanan hiçbir sorumluluk veya yükümlülük kabul etmez. Intel müşterilerinin, yayınlanmış herhangi bir bilgiye güvenmeden ve ürün veya hizmet siparişi vermeden önce cihaz özelliklerinin en son sürümünü edinmeleri önerilir. *Diğer adlar ve markalar başkalarının mülkiyetinde olabilir.
Belgeler / Kaynaklar
 |
intel Cyclone 10 Yerel FloatingPoint DSP FPGA IP [pdf] Kullanıcı Kılavuzu Cyclone 10 Yerel FloatingPoint DSP FPGA IP, 10 Yerel FloatingPoint DSP FPGA IP, Yerel FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP |
