intel Siklon 10 Asalna FloatingPoint DSP FPGA IP
Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP Pituduh Pamaké
Parameterisasi Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP
Pilih parameter anu béda pikeun nyiptakeun inti IP anu cocog pikeun desain anjeun.
- Dina Intel® Quartus® Prime Pro Edition, jieun proyék anyar anu nargétkeun alat Intel Cyclone® 10 GX.
- Dina Katalog IP, klik Perpustakaan ➤ DSP ➤ DSP primitif ➤ Intel Cyclone 10 GX Native Floating Point DSP.
Intel Cyclone 10 GX Native Floating-Point DSP IP Core IP editor parameter muka. - Dina kotak dialog Variasi IP Anyar, asupkeun Ngaran Entitas teras klik OK.
- Dina Parameter, pilih Citakan DSP jeung View rék pikeun inti IP Anjeun
- Dina Blok DSP View, toggle jam atawa reset unggal register valid.
- Pikeun Multiply Add or Vector Mode 1, klik dina Chain In multiplexer dina GUI pikeun milih input ti port chainin atanapi port Ax.
- Klik simbol panambah dina GUI pikeun milih tambahan atawa pangurangan.
- Klik dina Chain Out multiplexer dina GUI pikeun ngaktipkeun port chainout.
- Klik Generate HDL.
- Klik Rengse.
Intel Siklon 10 GX Asalna Floating-Point DSP Intel FPGA IP Parameter
Tabél 1. Parameter
| Parameter | Nilai | Nilai standar | Katerangan |
| DSP Citakan | kalikeun Tambihan
Multiply Add Multiply Accumulate Véktor Mode 1 Modeu Véktor 2 |
kalikeun | Pilih modeu operasional anu dipikahoyong pikeun blok DSP.
Operasi dipilih reflected dina Blok DSP View. |
| View | Ngadaptar Aktipkeun ngadaptar Clears | Ngadaptar Aktipkeun | Pilihan pikeun milih skéma clocking atanapi skéma reset pikeun registers view. Operasi dipilih reflected dina Blok DSP View. |
| dituluykeun… | |||
| Parameter | Nilai | Nilai standar | Katerangan |
| Pilih Ngadaptar Aktipkeun pikeun Blok DSP View pikeun nembongkeun registers skéma clocking. Anjeun tiasa ngarobah jam pikeun tiap registers dina ieu view.
Pilih Ngadaptar Clears pikeun Blok DSP View pikeun nembongkeun skéma reset registers. Hurungkeun Paké Single Clear pikeun ngarobah skéma reset registers. |
|||
| Paké Single Clear | Hurung atawa pareum | Pareum | Hurungkeun parameter ieu upami anjeun hoyong reset tunggal pikeun ngareset sadayana registers dina blok DSP. Pareuman parameter ieu ngagunakeun port reset béda pikeun ngareset registers.
Hurungkeun pikeun jelas 0 on register kaluaran; mareuman pikeun jelas 1 on register kaluaran. Hapus 0 pikeun register input ngagunakeun aclr[0] sinyal. Hapus 1 pikeun kaluaran jeung pipa registers kagunaan sinyal aclr [1]. Kabéh registers input ngagunakeun aclr [0] sinyal reset. Kabéh kaluaran na registers pipa ngagunakeun aclr [1] sinyal reset. |
| DSP View Blok. | |||
| Ranté Dina Multiplexer (14) | Ngaktifkeun nganonaktifkeun | Pareuman | Pencét kana multiplexer pikeun ngaktipkeun chainin
palabuhan. |
| Ranté Out Multiplexer (12) | Pareuman Aktipkeun | Pareuman | Pencét kana multiplexer pikeun ngaktipkeun chainout
palabuhan. |
| Panambih (13) | +
– |
+ | Klik dina Panambah simbol pikeun milih tambahan atawa mode pangurangan. |
| Ngadaptar Jam
• jam_ax (2) • ay_clock (3) • az_clock (4) • multi_pipeline_clock k(5) • ax_chainin_pl_cloc k (7) • adder_input_clock (9) • adder_input_2_clo ck (10) • output_clock (11) • accumulate_clock (1) • accum_pipeline_cl ock (6) • accum_adder_clock k (8) |
Euweuh Jam 0
Jam 1 Jam 2 |
Jam 0 | Pikeun ngaliwat daptar naon waé, togél jam pendaptaran ka Euweuh.
Togél jam pendaptaran ka: • Jam 0 ngagunakeun sinyal clk[0] salaku sumber jam • Jam 1 ngagunakeun sinyal clk[1] salaku sumber jam • Jam 2 ngagunakeun sinyal clk[2] salaku sumber jam Anjeun ngan bisa ngarobah setelan ieu mun anjeun milih Ngadaptar Aktipkeun in View parameter. |
Gambar 1. Blok DSP View
meja 2. Citakan DSP
| Citakan DSP | Katerangan |
| kalikeun | Ngalaksanakeun operasi multiplikasi precision tunggal sareng nerapkeun persamaan ieu:
• Kaluar = Ay * Az |
| Tambihan | Ngalaksanakeun operasi tambahan atanapi pangurangan precision tunggal sareng nerapkeun persamaan di handap ieu:
• Kaluar = Ay + Ax • Kaluar = Ay - Ax |
| Kalikeun Tambah | Modeu ieu ngalakukeun multiplikasi presisi tunggal, dituturkeun ku operasi tambah atanapi pangurangan sareng nerapkeun persamaan di handap ieu.
• Kaluar = (Ay * Az) - chainin • Kaluar = (Ay * Az) + chainin • Kaluar = (Ay * Az) - Ax • Kaluar = (Ay * Az) + Ax |
| Multiply Accumulate | Ngalaksanakeun multiplikasi floating-point dituturkeun ku tambahan atawa pangurangan floating-point kalawan hasil multiplication saméméhna tur nerapkeun persamaan di handap ieu:
• Kaluar(t) = [Ay(t) * Az(t)] – Kaluar (t-1) lamun ngumpulkeun sinyal ieu disetir tinggi. • Kaluar (t) = [Ay (t) * Az (t)] + Kaluar (t-1) nalika ngumpulkeun port disetir tinggi. • Kaluar (t) = Ay (t) * Az (t) nalika ngumpulkeun port disetir low. |
| Modeu Véktor 1 | Ngalaksanakeun multiplication floating-point dituturkeun ku tambahan floating-point atawa pangurangan kalawan input chainin tina variabel saméméhna blok DSP sarta nerapkeun persamaan handap:. |
| dituluykeun… | |
| Citakan DSP | Katerangan |
| • Kaluar = (Ay * Az) - chainin
• Kaluar = (Ay * Az) + chainin • Kaluar = (Ay * Az), chainout = Kampak |
|
| Modeu Véktor 2 | Ngalaksanakeun multiplication floating-point dimana inti IP eupan hasil multiplication langsung ka chainout. Inti IP teras nambihan atanapi ngirangan input chainin tina blok DSP variabel saméméhna tina input Ax salaku hasil kaluaran.
Mode ieu nerapkeun persamaan di handap ieu: • Kaluar = Ax – chainin , chainout = Ay * Az • Kaluar = Ax + chainin , chainout = Ay * Az • Kaluar = Ax , chainout = Ay * Az |
Siklon Intel 10 GX Asalna Floating-Point DSP Intel FPGA IP Sinyal
Gambar 2. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Signals
Angka nunjukkeun sinyal input sareng kaluaran inti IP.
Méja 3. Siklon Intel 10 GX Asalna Floating-Point DSP Intel FPGA IP Sinyal Input
| Ngaran Sinyal | Tipe | Lebar | Default | Katerangan |
| kampak[31:0] | Input | 32 | Lemah | Input data beus ka multiplier. Sadia dina:
• Tambahkeun mode • Multiply-Tambahkeun modeu tanpa chainin jeung fitur chainout • Modeu Véktor 1 • Modeu Véktor 2 |
| ay[31:0] | Input | 32 | Lemah | Input data beus ka multiplier.
Sadia dina sagala modus operasional floating-point. |
| aeh[31:0] | Input | 32 | Lemah | Input data beus ka multiplier. Sadia dina:
• kalikeun • kalikeun Tambahkeun • kalikeun ngumpulkeun • Modeu Véktor 1 • Modeu Véktor 2 |
| ranté[31:0] | Input | 32 | Lemah | Sambungkeun sinyal ieu ka sinyal chainout ti floating-point DSP IP core saméméhna. |
| clk [2:0] | Input | 3 | Lemah | Input sinyal jam pikeun sakabéh registers.
Sinyal jam ieu ngan sadia upami salah sahiji registers input, registers pipeline, atawa register output disetel ka Jam0 or Jam1 or Jam2. |
| ena[2:0] | Input | 3 | Luhur | Aktipkeun jam pikeun clk [2:0]. Sinyal ieu aktip-High.
• ena [0] nyaéta pikeun Jam0 • ena [1] nyaéta pikeun Jam1 • ena [2] nyaéta pikeun Jam2 |
| aclr[1:0] | Input | 2 | Lemah | Asynchronous sinyal input jelas pikeun sakabéh registers. Sinyal ieu aktip-luhur.
Paké aclr[0] pikeun sakabéh registers input sarta pamakéan aclr[1] pikeun sakabéh pipa jeung kaluaran registers. |
| ngumpulkeun | Input | 1 | Lemah | Sinyal input pikeun ngaktipkeun atanapi nganonaktipkeun fitur accumulator.
• Negeskeun sinyal ieu pikeun ngaktipkeun eupan balik kaluaran panambah urang. • De-negeskeun sinyal ieu nganonaktipkeun mékanisme eupan balik. Anjeun tiasa negeskeun atanapi nganonaktipkeun sinyal ieu salami jalan. Sadia dina modeu Multiply Accumulate. |
| ranté kaluar [31:0] | Kaluaran | 32 | — | Sambungkeun sinyal ieu kana sinyal chainin tina floating-point DSP IP core salajengna. |
| hasil[31:0] | Kaluaran | 32 | — | Kaluaran data beus ti IP inti. |
Sajarah Révisi Dokumén
Parobahan kana Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Guide Guide
| titimangsa | Vérsi | Parobahan |
| Nopémber 2017 | 2017.11.06 | Pelepasan awal. |
Intel Corporation. Sadaya hak disimpen. Intel, logo Intel, sareng merek Intel sanés mangrupikeun mérek dagang Intel Corporation atanapi anak perusahaanna. Intel ngajamin kinerja produk FPGA sareng semikonduktor na kana spésifikasi ayeuna saluyu sareng garansi standar Intel, tapi ngagaduhan hak pikeun ngarobih naon waé produk sareng jasa iraha waé tanpa aya bewara. Intel henteu nanggung tanggung jawab atanapi tanggung jawab anu timbul tina aplikasi atanapi pamakean inpormasi, produk, atanapi jasa anu dijelaskeun di dieu iwal ti dinyatakeun sapuk sacara tinulis ku Intel. Konsumén Intel disarankan pikeun ménta versi panganyarna tina spésifikasi alat sateuacan ngandelkeun inpormasi anu diterbitkeun sareng sateuacan nempatkeun pesenan produk atanapi jasa. *Ngaran sareng merek sanésna tiasa diklaim salaku hak milik batur.
Dokumén / Sumberdaya
 |
intel Siklon 10 Asalna FloatingPoint DSP FPGA IP [pdf] Pituduh pamaké Siklon 10 Asalna FloatingPoint DSP FPGA IP, 10 Asalna FloatingPoint DSP FPGA IP, Asalna FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP |
