Intel Cyclone 10 Native FloatingPoint DSP FPGA IP
Дастури корбари Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP
Параметризатсияи Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP
Параметрҳои гуногунро интихоб кунед, то як ядрои IP барои тарҳи шумо мувофиқ бошад.
- Дар Intel® Quartus® Prime Pro Edition як лоиҳаи нав созед, ки ба дастгоҳи Intel Cyclone® 10 GX нигаронида шудааст.
- Дар Каталоги IP, Китобхона ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP -ро клик кунед.
Муҳаррири параметри Intel Cyclone 10 GX Native Floating-Point DSP IP Core IP кушода мешавад. - Дар равзанаи муколамаи Нави IP, Номи объектро ворид кунед ва OK -ро пахш кунед.
- Дар зери Параметрҳо, Шаблони DSP ва View шумо барои асосии IP-и худ мехоҳед
- Дар блоки DSP View, иваз кардани соат ё аз нав танзимкунии ҳар як реестри дуруст.
- Барои Реҷаи Зарбкунии Илова ё Вектор 1, мултиплекси занҷирро дар GUI пахш кунед, то вурудро аз порти chainin ё порти Акс интихоб кунед.
- Барои интихоб кардани илова ё тарҳ аломати Adder-ро дар GUI пахш кунед.
- Мултиплексори Chain Out-ро дар GUI клик кунед, то бандари занҷирро фаъол созед.
- Эҷоди HDL-ро клик кунед.
- Finish -ро пахш кунед.
Параметрҳои IP Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA
Љадвали 1. Параметрњо
| Параметр | Арзиш | Арзиши пешфарз | Тавсифи |
| Шаблон DSP | Зарб кунед Илова
Зарб кардан Илова кардан Зарб кардан Ҳолати векторӣ 1 Ҳолати векторӣ 2 |
Зарб кунед | Ҳолати кори дилхоҳро барои блоки DSP интихоб кунед.
Амалиёти интихобшуда дар Блоки DSP View. |
| View | Бақайдгирӣ Тозакунии сабтро фаъол мекунад | Бақайдгирӣ Фаъол мекунад | Имконот барои интихоби схемаи соат ё аз нав танзимкунии регистрҳо view. Амалиёти интихобшуда дар Блоки DSP View. |
| идома дод… | |||
| Параметр | Арзиш | Арзиши пешфарз | Тавсифи |
| Интихоб кунед Бақайдгирӣ Фаъол мекунад барои Блоки DSP View схемаи соаткунии регистрхо нишон дода шавад. Шумо метавонед соатҳои ҳар як регистрро дар ин ҷо иваз кунед view.
Интихоб кунед Бақайдгирии Clear барои Блоки DSP View схемаи аз нав баркароркунии регистрхоро нишон дихад. Даргирондан Clear-ро истифода баред барои тағир додани схемаи барқароркунии регистрҳо. |
|||
| Clear-ро истифода баред | Фурӯзон ё хомӯш | Хомӯш | Агар шумо хоҳед, ки як аз нав танзимкунии ҳама регистрҳоро дар блоки DSP барқарор кунед, ин параметрро фаъол кунед. Барои аз нав танзимкунии регистрҳо портҳои аз нав танзимкунии гуногун истифода бурдани ин параметрро хомӯш кунед.
Барои равшан кардани 0 дар реестри баромад фаъол кунед; хомӯш барои равшан 1 дар феҳристи баромади. 0 тоза кунед барои регистрҳои воридотӣ aclr [0] -ро истифода мебарад сигнал. 1 тоза кунед барои регистрхои баромад ва трубопровод истифода мебаранд сигнали aclr [1]. Ҳама регистрҳои воридотӣ сигнали reset aclr [0] -ро истифода мебаранд. Ҳама регистрҳои баромад ва қубурҳо сигнали reset aclr [1] -ро истифода мебаранд. |
| DSP View Блок. | |||
| Занҷир дар мултипликатор (14) | Ғайрифаъолро фаъол созед | Хомӯш кардан | Мультиплексорро клик кунед, то chainin -ро фаъол созед
бандар. |
| Мултиплексори занҷир (12) | Хомӯш кардан Фаъол кардан | Хомӯш кардан | Барои фаъол кардани занҷир мултиплексро клик кунед
бандар. |
| Иловакунанда (13) | +
– |
+ | -ро пахш кунед Иловакунанда аломат барои интихоби ҳолати илова ё тарҳ. |
| Соатро қайд кунед
• соат_ax (2) • ай_соат (3) • аз_соат (4) • multi_pipeline_cloc k(5) • ax_chainin_pl_cloc k (7) • adder_input_clock (9) • adder_input_2_clo ck (10) • соати баромад (11) • ҷамъ кардани_соат (1) • accum_pipeline_cl ock (6) • accum_adder_cloc k (8) |
Ҳеҷ Соат 0
Соат 1 Соат 2 |
Соат 0 | Барои гузаштан аз ягон регистр, соати регистрро ба он иваз кунед Ҳеҷ.
Соатҳои сабти номро иваз кунед: • Соат 0 сигнали clk [0] ҳамчун манбаи соат истифода шавад • Соат 1 сигнали clk [1] ҳамчун манбаи соат истифода шавад • Соат 2 сигнали clk [2] ҳамчун манбаи соат истифода шавад Шумо метавонед ин танзимотро танҳо ҳангоми интихоби шумо тағир диҳед Бақайдгирӣ Фаъол мекунад in View параметр. |
Расми 1. Блоки DSP View
Ҷадвали 2. Шаблонҳои DSP
| Шаблонҳои DSP | Тавсифи |
| Зарб кунед | Амалиёти зарбкунии дақиқи ягонаро иҷро мекунад ва муодилаи зеринро татбиқ мекунад:
• Баромад = Ай * Аз |
| Илова | Амалиёти якдафъаинаи илова ё тарҳро иҷро мекунад ва муодилаҳои зеринро татбиқ мекунад:.
• Берун = Ай + Табар • Баромад = Ай – Табар |
| Зарб кунед Илова | Ин режим зарбкунии дақиқи ягона, пас аз он амалиёти илова ё тарҳро иҷро мекунад ва муодилаҳои зеринро татбиқ мекунад.
• Берун = (Ай * Аз) – chainin • Берун = (Ай * Аз) + chainin • Баромад = (Ай * Аз) – Табар • Берун = (Ай * Az) + Табар |
| Зиёд кардан Ҷамъоварӣ кардан | Зарбкунии нуқтаҳои шинокунанда ва пас аз илова ё тарҳи шинокунанда бо натиҷаи зарбкунии қаблиро иҷро мекунад ва муодилаҳои зеринро татбиқ мекунад:
• Out(t) = [Ay(t) * Az(t)] – Out (t-1) ҳангоми ҷамъ шудан сигнал баланд мешавад. • Out(t) = [Ay(t) * Az(t)] + Out (t-1) вақте ки порти ҷамъшуда баланд мешавад. • Out(t) = Ay(t) * Az(t) вақте ки бандари аккумулятсия паст аст. |
| Ҳолати векторӣ 1 | Зарбкунии нуқтаҳои шинокунанда ва пас аз илова ё тарҳи шинокунанда бо вуруди занҷири блоки тағирёбандаи қаблии DSP-ро иҷро мекунад ва муодилаҳои зеринро татбиқ мекунад:. |
| идома дод… | |
| Шаблонҳои DSP | Тавсифи |
| • Берун = (Ай * Аз) – chainin
• Берун = (Ай * Аз) + chainin • берун = (Ай * Az) , занҷир = Табар |
|
| Ҳолати векторӣ 2 | Зарбкунии нуқтаи шинокунандаро иҷро мекунад, ки дар он ҷо ядрои IP натиҷаи зарбро мустақиман ба занҷир таъмин мекунад. Пас, асосии IP вуруди занҷириро аз блоки тағирёбандаи қаблии DSP аз вуруди Ax ҳамчун натиҷаи натиҷа илова ё тарҳ мекунад.
Ин режим муодилаҳои зеринро татбиқ мекунад: • Out = Ax – chainin , chainout = Ay * Az • Берун = Табар + chainin , занҷир = Ай * Аз • Берун = Табар, занҷир = Ай * Аз |
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA сигналҳои IP
Расми 2. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA сигналҳои IP
Дар расм сигналҳои вуруд ва баромади асосии IP нишон дода шудаанд.
Ҷадвали 3. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA сигналҳои вуруди IP
| Номи сигнал | Навъи | Васеъ | Пешфарз | Тавсифи |
| теша[31:0] | Вуруд | 32 | Кам | Автобуси маълумотро ба мултипликатор ворид кунед. Дар: дастрас аст:
• Ҳолати илова • Ҳолати зарб задан-Илова кардан бе хусусияти занҷир ва занҷир • Ҳолати вектор 1 • Ҳолати вектор 2 |
| ай [31:0] | Вуруд | 32 | Кам | Автобуси маълумотро ба мултипликатор ворид кунед.
Дар ҳама шеваҳои амалиётии нуқтаи шинокунанда дастрас аст. |
| аз[31:0] | Вуруд | 32 | Кам | Автобуси маълумотро ба мултипликатор ворид кунед. Дар: дастрас аст:
• Зиёд кунед • Зарб кунед Илова • Зарб кардан Ҷамъ кардан • Ҳолати вектор 1 • Ҳолати вектор 2 |
| занҷир[31:0] | Вуруд | 32 | Кам | Ин сигналҳоро ба сигналҳои занҷир аз ядрои шинокунандаи пешинаи DSP IP пайваст кунед. |
| clk [2:0] | Вуруд | 3 | Кам | Сигналҳои соати вуруд барои ҳама регистрҳо.
Ин сигналҳои соат танҳо дар сурате дастрасанд, ки яке аз регистрҳои вуруд, регистрҳои қубур ё реестри баромад ба Соати 0 or Соати 1 or Соати 2. |
| ena [2:0] | Вуруд | 3 | Баланд | Соатро барои clk фаъол созед [2:0]. Ин сигналҳо фаъол мебошанд - Баланд.
• ena[0] барои Соати 0 • ena[1] барои Соати 1 • ena[2] барои Соати 2 |
| aclr [1:0] | Вуруд | 2 | Кам | Сигналҳои вуруди асинхронӣ барои ҳама регистрҳо. Ин сигналҳо фаъол-баланд мебошанд.
Истифода баред aclr[0] барои ҳама регистрҳои воридотӣ ва истифода aclr[1] барои ҳама регистрҳои қубур ва баромад. |
| ҷамъ кардан | Вуруд | 1 | Кам | Сигнали вуруд барои фаъол ё ғайрифаъол кардани хусусияти аккумулятор.
• Ин сигналро тасдиқ кунед, то баромади иловакунандаро фаъол созед. • Бекор кардани ин сигнал барои хомӯш кардани механизми бозгашт. Шумо метавонед ин сигналро дар вақти кор тасдиқ кунед ё қатъ кунед. Дар ҳолати зарб ҷамъ кардан дастрас аст. |
| занҷир[31:0] | Натиҷа | 32 | — | Ин сигналҳоро ба сигналҳои занҷири навбатии DSP IP-и шинокунанда пайваст кунед. |
| натиҷа [31:0] | Натиҷа | 32 | — | Баромади автобуси маълумот аз ядрои IP. |
Таърихи таҷдиди ҳуҷҷат
Тағирот ба дастури корбари Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP
| Сана | Версия | Тағйирот |
| ноябри соли 2017 | 2017.11.06 | Нашри аввал. |
Корпоратсияи Intel. Ҳамаи ҳуқуқ маҳфуз аст. Intel, логотипи Intel ва дигар тамғаҳои Intel тамғаҳои тиҷоратии Intel Corporation ё филиалҳои он мебошанд. Intel иҷрои маҳсулоти FPGA ва нимноқилҳои худро мувофиқи мушаххасоти ҷорӣ мутобиқи кафолати стандартии Intel кафолат медиҳад, аммо ҳуқуқ дорад, ки дар вақти дилхоҳ бидуни огоҳӣ ба ҳама гуна маҳсулот ва хидматҳо тағйирот ворид кунад. Intel ҳеҷ гуна масъулият ё масъулиятеро, ки аз барнома ё истифодаи ҳама гуна маълумот, маҳсулот ё хидмати дар ин ҷо тавсифшуда бармеояд, ба дӯш намегирад, ба истиснои ҳолатҳое, ки Intel дар шакли хаттӣ розӣ шудааст. Ба муштариёни Intel тавсия дода мешавад, ки пеш аз такя ба ягон маълумоти нашршуда ва пеш аз фармоиш додани маҳсулот ё хидматҳо версияи охирини мушаххасоти дастгоҳро дастрас кунанд. * Дигар номҳо ва брендҳо метавонанд ҳамчун моликияти дигарон даъво карда шаванд.
Ҳуҷҷатҳо / Сарчашмаҳо
 |
Intel Cyclone 10 Native FloatingPoint DSP FPGA IP [pdf] Дастури корбар Cyclone 10 Native FloatingPoint DSP FPGA IP, 10 Native FloatingPoint DSP FPGA IP, Native FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP |
