intel Cyclone 10 Native FloatingPoint DSP FPGA IP
Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP صارف گائیڈ
Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP کو پیرامیٹرائز کرنا
اپنے ڈیزائن کے لیے موزوں آئی پی کور بنانے کے لیے مختلف پیرامیٹرز منتخب کریں۔
- Intel® Quartus® Prime Pro Edition میں، ایک نیا پروجیکٹ بنائیں جو Intel Cyclone® 10 GX ڈیوائس کو نشانہ بنائے۔
- IP کیٹلاگ میں، لائبریری ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP پر کلک کریں۔
Intel Cyclone 10 GX Native Floating-Point DSP IP کور IP پیرامیٹر ایڈیٹر کھلتا ہے۔ - نیو آئی پی ویری ایشن ڈائیلاگ باکس میں، ایک ہستی کا نام درج کریں اور ٹھیک ہے پر کلک کریں۔
- پیرامیٹرز کے تحت، ڈی ایس پی ٹیمپلیٹ اور کو منتخب کریں۔ View آپ اپنے IP کور کے لیے چاہتے ہیں۔
- ڈی ایس پی بلاک میں View، گھڑی کو ٹوگل کریں یا ہر درست رجسٹر کو دوبارہ ترتیب دیں۔
- ملٹی پلائی ایڈ یا ویکٹر موڈ 1 کے لیے، چینن پورٹ یا ایکس پورٹ سے ان پٹ کو منتخب کرنے کے لیے GUI میں چین ان ملٹی پلیکسر پر کلک کریں۔
- اضافہ یا گھٹاؤ کو منتخب کرنے کے لیے GUI میں Adder کی علامت پر کلک کریں۔
- چین آؤٹ پورٹ کو فعال کرنے کے لیے GUI میں چین آؤٹ ملٹی پلیکسر پر کلک کریں۔
- ایچ ڈی ایل بنائیں پر کلک کریں۔
- ختم پر کلک کریں۔
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP پیرامیٹرز
جدول 1۔ پیرامیٹرز
| پیرامیٹر | قدر | ڈیفالٹ قدر | تفصیل |
| ڈی ایس پی ٹیمپلیٹ | ضرب شامل کریں۔
ضرب شامل کریں ضرب جمع کریں ویکٹر موڈ 1 ویکٹر موڈ 2 |
ضرب | DSP بلاک کے لیے مطلوبہ آپریشنل موڈ منتخب کریں۔
منتخب آپریشن میں جھلکتا ہے۔ ڈی ایس پی بلاک View. |
| View | رجسٹر رجسٹر کو صاف کرتا ہے۔ | رجسٹر قابل بناتا ہے۔ | رجسٹروں کے لیے کلاکنگ اسکیم یا ری سیٹ اسکیم کو منتخب کرنے کے اختیارات view. منتخب آپریشن میں جھلکتا ہے۔ ڈی ایس پی بلاک View. |
| جاری… | |||
| پیرامیٹر | قدر | ڈیفالٹ قدر | تفصیل |
| منتخب کریں۔ رجسٹر قابل بناتا ہے۔ کے لیے ڈی ایس پی بلاک View رجسٹر کلاکنگ سکیم دکھانے کے لیے۔ آپ اس میں موجود ہر رجسٹر کے لیے گھڑیاں تبدیل کر سکتے ہیں۔ view.
منتخب کریں۔ رجسٹر کلیئرز کے لیے ڈی ایس پی بلاک View رجسٹر ری سیٹ سکیم دکھانے کے لیے۔ آن کریں۔ سنگل کلیئر کا استعمال کریں۔ رجسٹر ری سیٹ اسکیم کو تبدیل کرنے کے لیے۔ |
|||
| سنگل کلیئر کا استعمال کریں۔ | آن یا آف۔ | آف | اس پیرامیٹر کو آن کریں اگر آپ DSP بلاک میں موجود تمام رجسٹروں کو دوبارہ ترتیب دینے کے لیے ایک ہی ری سیٹ چاہتے ہیں۔ رجسٹروں کو دوبارہ ترتیب دینے کے لیے مختلف ری سیٹ پورٹس استعمال کرنے کے لیے اس پیرامیٹر کو بند کریں۔
آؤٹ پٹ رجسٹر پر واضح 0 کے لیے آن کریں۔ آؤٹ پٹ رجسٹر پر کلیئر 1 کے لیے بند کر دیں۔ صاف 0 ان پٹ رجسٹروں کے لیے aclr[0] کا استعمال کرتا ہے سگنل صاف 1 آؤٹ پٹ اور پائپ لائن رجسٹر کے استعمال کے لیے aclr[1] سگنل۔ تمام ان پٹ رجسٹرز aclr[0] ری سیٹ سگنل استعمال کرتے ہیں۔ تمام آؤٹ پٹ اور پائپ لائن رجسٹرز aclr[1] ری سیٹ سگنل استعمال کرتے ہیں۔ |
| ڈی ایس پی View بلاک | |||
| ملٹی پلیکسر میں سلسلہ (14) | غیر فعال کو فعال کریں | غیر فعال کریں۔ | چینن کو فعال کرنے کے لیے ملٹی پلیکسر پر کلک کریں۔
بندرگاہ |
| چین آؤٹ ملٹی پلیکسر (12) | ناقابل قابل | غیر فعال کریں۔ | چین آؤٹ کو فعال کرنے کے لیے ملٹی پلیکسر پر کلک کریں۔
بندرگاہ |
| جوڑ (13) | +
– |
+ | پر کلک کریں۔ جوڑنے والا جمع یا گھٹاؤ موڈ کو منتخب کرنے کے لیے علامت۔ |
| گھڑی رجسٹر کریں۔
• کلہاڑی_گھڑی (2) • ay_clock (3) • az_clock (4) • mult_pipeline_clock k(5) • ax_chainin_pl_clock k (7) • adder_input_clock (9) • adder_input_2_clo ck (10) • آؤٹ پٹ_کلاک (11) • جمع_گھڑی (1) accum_pipeline_cl ock (6) accum_adder_clock k (8) |
کوئی نہیں۔ گھڑی 0
گھڑی 1 گھڑی 2 |
گھڑی 0 | کسی بھی رجسٹر کو نظرانداز کرنے کے لیے، رجسٹر کی گھڑی کو ٹوگل کریں۔ کوئی نہیں۔.
رجسٹر گھڑی کو اس پر ٹوگل کریں: • گھڑی 0 clk[0] سگنل کو گھڑی کے منبع کے طور پر استعمال کرنے کے لیے • گھڑی 1 clk[1] سگنل کو گھڑی کے منبع کے طور پر استعمال کرنے کے لیے • گھڑی 2 clk[2] سگنل کو گھڑی کے منبع کے طور پر استعمال کرنے کے لیے آپ ان ترتیبات کو تب ہی تبدیل کر سکتے ہیں جب آپ منتخب کریں۔ رجسٹر قابل بناتا ہے۔ in View پیرامیٹر |
شکل 1. ڈی ایس پی بلاک View
ٹیبل 2. ڈی ایس پی ٹیمپلیٹس
| ڈی ایس پی ٹیمپلیٹس | تفصیل |
| ضرب | واحد درستگی ضرب کا عمل انجام دیتا ہے اور درج ذیل مساوات کا اطلاق کرتا ہے:
• باہر = Ay * Az |
| شامل کریں۔ | واحد درستگی کے اضافے یا گھٹاؤ آپریشن کو انجام دیتا ہے اور درج ذیل مساوات کا اطلاق کرتا ہے:۔
• آؤٹ = Ay + Ax • آؤٹ = Ay – Ax |
| ضرب شامل کریں۔ | یہ موڈ واحد درستگی ضرب انجام دیتا ہے، اس کے بعد اضافہ یا گھٹاؤ کی کارروائیاں کرتا ہے اور درج ذیل مساوات کا اطلاق کرتا ہے۔
• آؤٹ = (Ay * Az) - سلسلہ • آؤٹ = (Ay * Az) + chainin • آؤٹ = (Ay * Az) - کلہاڑی • آؤٹ = (Ay * Az) + Ax |
| ضرب جمع کرنا | فلوٹنگ پوائنٹ ضرب انجام دیتا ہے جس کے بعد پچھلے ضرب کے نتیجے کے ساتھ فلوٹنگ پوائنٹ کا اضافہ یا گھٹاؤ ہوتا ہے اور درج ذیل مساوات کا اطلاق ہوتا ہے:
• آؤٹ (t) = [Ay(t) * Az(t)] - جمع ہونے پر آؤٹ (t-1) سگنل زیادہ چل رہا ہے. • آؤٹ(t) = [Ay(t) * Az(t)] + آؤٹ (t-1) جب جمع پورٹ اونچا چلایا جاتا ہے۔ • Out(t) = Ay(t) * Az(t) جب جمع پورٹ کم چلتی ہے۔ |
| ویکٹر موڈ 1 | پچھلے متغیر DSP بلاک سے چینن ان پٹ کے ساتھ فلوٹنگ پوائنٹ کے اضافے یا گھٹاؤ کے بعد فلوٹنگ پوائنٹ ضرب انجام دیتا ہے اور درج ذیل مساوات کا اطلاق کرتا ہے: |
| جاری… | |
| ڈی ایس پی ٹیمپلیٹس | تفصیل |
| • آؤٹ = (Ay * Az) - سلسلہ
• آؤٹ = (Ay * Az) + chainin • آؤٹ = (Ay * Az) , chainout = Ax |
|
| ویکٹر موڈ 2 | فلوٹنگ پوائنٹ ضرب کو انجام دیتا ہے جہاں IP کور ضرب کا نتیجہ براہ راست چین آؤٹ پر فیڈ کرتا ہے۔ پھر آئی پی کور پچھلے متغیر DSP بلاک سے چینن ان پٹ کو آؤٹ پٹ نتیجہ کے طور پر ان پٹ Ax سے جوڑتا یا گھٹاتا ہے۔
یہ موڈ درج ذیل مساوات کو لاگو کرتا ہے: • آؤٹ = Ax – chainin , chainout = Ay * Az • آؤٹ = Ax + chainin , chainout = Ay * Az • آؤٹ = Ax، chainout = Ay * Az |
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP سگنلز
شکل 2. انٹیل سائیکلون 10 GX مقامی فلوٹنگ پوائنٹ DSP Intel FPGA IP سگنلز
اعداد و شمار IP کور کے ان پٹ اور آؤٹ پٹ سگنلز کو ظاہر کرتا ہے۔
ٹیبل 3. انٹیل سائیکلون 10 GX مقامی فلوٹنگ پوائنٹ DSP Intel FPGA IP ان پٹ سگنلز
| سگنل کا نام | قسم | چوڑائی | طے شدہ | تفصیل |
| کلہاڑی [31:0] | ان پٹ | 32 | کم | ڈیٹا بس کو ضرب میں داخل کریں۔ اس میں دستیاب ہے:
• موڈ شامل کریں۔ • زنجیر اور چین آؤٹ فیچر کے بغیر ملٹی پلائی ایڈ موڈ • ویکٹر موڈ 1 • ویکٹر موڈ 2 |
| اے [31:0] | ان پٹ | 32 | کم | ڈیٹا بس کو ضرب میں داخل کریں۔
تمام فلوٹنگ پوائنٹ آپریشنل طریقوں میں دستیاب ہے۔ |
| az[31:0] | ان پٹ | 32 | کم | ڈیٹا بس کو ضرب میں داخل کریں۔ اس میں دستیاب ہے:
• ضرب • ضرب شامل کریں۔ • ضرب جمع کریں۔ • ویکٹر موڈ 1 • ویکٹر موڈ 2 |
| چین [31:0] | ان پٹ | 32 | کم | ان سگنلز کو پچھلے فلوٹنگ پوائنٹ DSP IP کور سے چین آؤٹ سگنلز سے جوڑیں۔ |
| clk [2:0] | ان پٹ | 3 | کم | تمام رجسٹروں کے لیے گھڑی کے سگنل داخل کریں۔
یہ گھڑی کے سگنل صرف اس صورت میں دستیاب ہیں جب ان پٹ رجسٹر، پائپ لائن رجسٹر، یا آؤٹ پٹ رجسٹر میں سے کوئی گھڑی 0 or گھڑی 1 or گھڑی 2. |
| اینا [2:0] | ان پٹ | 3 | اعلی | clk [2:0] کے لیے گھڑی کو فعال کریں۔ یہ سگنلز ایکٹیو - ہائی ہیں۔
• ena[0] کے لیے ہے۔ گھڑی 0 • ena[1] کے لیے ہے۔ گھڑی 1 • ena[2] کے لیے ہے۔ گھڑی 2 |
| aclr[1:0] | ان پٹ | 2 | کم | تمام رجسٹروں کے لیے غیر مطابقت پذیر واضح ان پٹ سگنلز۔ یہ سگنلز ایکٹیو ہائی ہیں۔
استعمال کریں۔ aclr[0] تمام ان پٹ رجسٹر اور استعمال کے لیے aclr[1] تمام پائپ لائن اور آؤٹ پٹ رجسٹر کے لیے۔ |
| جمع کرنا | ان پٹ | 1 | کم | جمع کرنے والے کی خصوصیت کو فعال یا غیر فعال کرنے کے لیے ان پٹ سگنل۔
• ایڈر کے آؤٹ پٹ فیڈ بیک کو فعال کرنے کے لیے اس سگنل پر زور دیں۔ • فیڈ بیک میکانزم کو غیر فعال کرنے کے لیے اس سگنل کو ڈی ایسٹ کریں۔ آپ رن ٹائم کے دوران اس سگنل پر زور دے سکتے ہیں یا اسے ختم کر سکتے ہیں۔ Multiply Accumulate موڈ میں دستیاب ہے۔ |
| سلسلہ بندی[31:0] | آؤٹ پٹ | 32 | — | ان سگنلز کو اگلے فلوٹنگ پوائنٹ DSP IP کور کے چینن سگنلز سے جوڑیں۔ |
| نتیجہ [31:0] | آؤٹ پٹ | 32 | — | آئی پی کور سے آؤٹ پٹ ڈیٹا بس۔ |
دستاویز پر نظر ثانی کی تاریخ
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP صارف گائیڈ میں تبدیلیاں
| تاریخ | ورژن | تبدیلیاں |
| نومبر 2017 | 2017.11.06 | ابتدائی رہائی۔ |
انٹیل کارپوریشن۔ جملہ حقوق محفوظ ہیں. Intel، Intel لوگو، اور Intel کے دیگر نشانات Intel Corporation یا اس کے ذیلی اداروں کے ٹریڈ مارک ہیں۔ Intel اپنی FPGA اور سیمی کنڈکٹر مصنوعات کی کارکردگی کو Intel کی معیاری وارنٹی کے مطابق موجودہ تصریحات کی ضمانت دیتا ہے، لیکن بغیر اطلاع کے کسی بھی وقت کسی بھی مصنوعات اور خدمات میں تبدیلیاں کرنے کا حق محفوظ رکھتا ہے۔ Intel یہاں بیان کردہ کسی بھی معلومات، پروڈکٹ، یا سروس کے اطلاق یا استعمال سے پیدا ہونے والی کوئی ذمہ داری یا ذمہ داری قبول نہیں کرتا ہے سوائے اس کے کہ Intel کی طرف سے تحریری طور پر واضح طور پر اتفاق کیا گیا ہو۔ انٹیل کے صارفین کو مشورہ دیا جاتا ہے کہ وہ کسی بھی شائع شدہ معلومات پر بھروسہ کرنے سے پہلے اور مصنوعات یا خدمات کے آرڈر دینے سے پہلے ڈیوائس کی تفصیلات کا تازہ ترین ورژن حاصل کریں۔ *دیگر ناموں اور برانڈز پر دوسروں کی ملکیت کے طور پر دعویٰ کیا جا سکتا ہے۔
دستاویزات / وسائل
 |
intel Cyclone 10 Native FloatingPoint DSP FPGA IP [پی ڈی ایف] یوزر گائیڈ سائیکلون 10 مقامی فلوٹنگ پوائنٹ DSP FPGA IP، 10 مقامی FloatingPoint DSP FPGA IP، مقامی FloatingPoint DSP FPGA IP، FloatingPoint DSP FPGA IP، DSP FPGA IP، FPGA IP |
