intel Cyclone 10 Native FloatingPoint DSP FPGA IP

Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP Колдонуучу колдонмосу

Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP параметрин орнотуу

Дизайныңызга ылайыктуу IP өзөгүн түзүү үчүн ар кандай параметрлерди тандаңыз.

1. Intel® Quartus® Prime Pro Editionде, Intel Cyclone® 10 GX түзмөгүнө багытталган жаңы долбоорду түзүңүз.
2. IP каталогунда Library ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP дегенди басыңыз.
   Intel Cyclone 10 GX Native Floating-Point DSP IP Core IP параметр редактору ачылат.
3. Жаңы IP Variation диалог кутусуна Объекттин атын киргизип, OK басыңыз.
4. Параметрлердин астынан DSP шаблонун жана тандаңыз View сиз IP өзөгүңүздү каалайсыз
5. DSP блогунда View, саатты которуштуруу же ар бир жарактуу реестрди баштапкы абалга келтирүү.
6. Кошумча кошуу же Вектор режими 1 үчүн GUIдеги Chain In мультиплексорун басып, chainin портунан же Ax портунан киргизүүнү тандаңыз.
7. Кошууну же кемитүүнү тандоо үчүн GUIдеги Adder белгисин басыңыз.
8. Chainout портун иштетүү үчүн GUIдеги Chain Out мультиплексерин чыкылдатыңыз.
9. HDL түзүү чыкылдатыңыз.
10. Finish дегенди басыңыз.

Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Параметрлери
Таблица 1. Параметрлер

Параметр	Нарк	Демейки маани	Description
DSP шаблону	Көбөйт кошуу Көбөйтүү Кошуу Көбөйтүү Топтоо Вектор режими 1 Вектор режими 2	Көбөйт	DSP блогу үчүн керектүү иштөө режимин тандаңыз. Тандалган операцияда чагылдырылат DSP блогу View.
View	Каттоо Каттоолорду тазалоону иштетет	Каттоо иштетет	Регистрлер үчүн саат схемасын же баштапкы абалга келтирүү схемасын тандоо параметрлери view. Тандалган операцияда чагылдырылат DSP блогу View.
уланды…

Параметр	Нарк	Демейки маани	Description
			Тандоо Каттоо иштетет үчүн DSP блогу View регистрлердин саат схемасын көрсөтүү. Бул регистрлердин ар биринин сааттарын өзгөртө аласыз view. Тандоо Каттоо тазалоо үчүн DSP блогу View регистрлерди баштапкы абалга келтирүү схемасын көрсөтүү. Күйгүзүү Single Clear колдонуңуз регистрлерди баштапкы абалга келтирүү схемасын өзгөртүү.
Single Clear колдонуңуз	Күйгүзүү же өчүрүү	Өчүк	Эгер сиз DSP блогундагы бардык регистрлерди баштапкы абалга келтирүү үчүн бир гана баштапкы абалга келтирүүнү кааласаңыз, бул параметрди күйгүзүңүз. Регистрлерди баштапкы абалга келтирүү үчүн ар кандай баштапкы абалга келтирүү портторун колдонуу үчүн бул параметрди өчүрүңүз. Чыгуу регистринде таза 0 үчүн күйгүзүңүз; чыгаруу регистринде 1 так үчүн өчүрүү. Тазалоо 0 киргизүү регистрлери үчүн aclr[0] колдонот сигнал. Тазалоо 1 чыгаруу жана түтүк регистрлери үчүн колдонулат aclr[1] сигнал. Бардык киргизүү регистрлери aclr[0] баштапкы абалга келтирүү сигналын колдонушат. Бардык чыгуу жана түтүк регистрлери aclr[1] баштапкы абалга келтирүү сигналын колдонушат.
DSP View Блок.
Мультиплексордогу чынжыр (14)	Күйгүзүү өчүрүү	Өчүрүү	Chainin иштетүү үчүн мультиплексорду басыңыз порт.
Chain Out Multiplexer (12)	Өчүрүү Иштетүү	Өчүрүү	Чынжырчаны иштетүү үчүн мультиплексорду басыңыз порт.
Токтоочу (13)	+ –	+	дегенди басыңыз Adder кошуу же кемитүү режимин тандоо үчүн белги.
Каттоо сааты • ax_clock (2) • ай_саат (3) • az_clock (4) • multi_pipeline_cloc k(5) • ax_chainin_pl_cloc k (7) • кошуучу_киргизүүчү_саат (9) • adder_input_2_clo ck (10) • чыгаруу_сааты (11) • топтоо_саат (1) • accum_pipeline_cl ock (6) • accum_adder_cloc k (8)	Жок Саат 0 Саат 1 Саат 2	Саат 0	Каалаган регистрди айланып өтүү үчүн регистр саатын күйгүзүңүз Жок. Регистр саатын которуштуруу: •    Саат 0 саат булагы катары clk[0] сигналын колдонуу •    Саат 1 саат булагы катары clk[1] сигналын колдонуу •    Саат 2 саат булагы катары clk[2] сигналын колдонуу Бул жөндөөлөрдү сиз тандаганда гана өзгөртө аласыз Каттоо иштетет in View параметр.

Сүрөт 1. DSP блогу View

Таблица 2. DSP шаблондору

DSP калыптары	Description
Көбөйт	Бир тактык көбөйтүү операциясын аткарат жана төмөнкү теңдемени колдонот: • Out = Ay * Az
кошуу	Жалгыз тактык кошуу же кемитүү операциясын аткарат жана төмөнкү теңдемелерди колдонот:. • Чыгуу = Ай + Балта • Out = Ай – Балта
Көбөйтүү кошуу	Бул режим бир тактык көбөйтүүнү, андан кийин кошуу же кемитүү операцияларын аткарат жана төмөнкү теңдемелерди колдонот. • Out = (Ay * Az) – chainin • Out = (Ay * Az) + chainin • Out = (Ay * Az) – Ax • Out = (Ay * Az) + Ax
Көбөйтүп топтоо	Мурунку көбөйтүү натыйжасы менен калкыма чекиттүү көбөйтүүнү жана андан кийин калкыма чекиттүү кошууну же кемитүүнү аткарат жана төмөнкү теңдемелерди колдонот: • Out(t) = [Ay(t) * Az(t)] – Чыгуу (t-1) топтолгондо сигнал жогорку айдалат. • Out(t) = [Ay(t) * Az(t)] + Out (t-1) топтолгон порт жогору айдаганда. • Out(t) = Ay(t) * Az(t) топтолгон порт аз иштетилгенде.
Вектор режими 1	Мурунку өзгөрмө DSP блогунан чынжыр киргизүү менен калкыма чекиттүү көбөйтүүнү жана андан кийин калкыма чекиттүү кошууну же кемитүүнү аткарат жана төмөнкү теңдемелерди колдонот:.
уланды…

DSP калыптары	Description
	• Out = (Ay * Az) – chainin • Out = (Ay * Az) + chainin • Out = (Ay * Az) , chainout = Ax
Вектор режими 2	IP өзөгү көбөйтүү натыйжасын түздөн-түз чынжырга бергенде калкыма чекиттүү көбөйтүүнү аткарат. Андан кийин IP өзөгү мурунку өзгөрүлмө DSP блогунан chainin киргизүүнү Ax киришинен чыгаруу натыйжасы катары кошот же кемитет. Бул режим төмөнкү теңдемелерди колдонот: • Out = Axe – chainin , chainout = Ay * Az • Out = Ax + chainin , chainout = Ay * Az • Out = Ax , chainout = Ay * Az

Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP сигналдары

Сүрөт 2. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP сигналдары
Сүрөттө IP өзөгүнүн кириш жана чыгуу сигналдары көрсөтүлгөн.

Таблица 3. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP киргизүү сигналдары

Сигнал аты	Type	Туурасы	Демейки	Description
балта[31:0]	Киргизүү	32	Төмөн	Маалымат шинасын мультипликаторго киргизүү. Төмөнкүдө жеткиликтүү: • Режим кошуу • Chainin жана chainout өзгөчөлүгү жок көбөйтүү-кошуу режими • Вектор режими 1 • Вектор режими 2
ай[31:0]	Киргизүү	32	Төмөн	Маалымат шинасын мультипликаторго киргизүү. Бардык калкыма чекиттүү иштөө режимдеринде жеткиликтүү.
az[31:0]	Киргизүү	32	Төмөн	Маалымат шинасын мультипликаторго киргизүү. Төмөнкүдө жеткиликтүү: • Көбөйт • Кошууну көбөйтүү • Көбөйтүп топтоо • Вектор режими 1 • Вектор режими 2
чынжыр[31:0]	Киргизүү	32	Төмөн	Бул сигналдарды мурунку калкыма чекиттүү DSP IP өзөгүнөн келген чынжыр сигналдарына туташтырыңыз.
clk[2:0]	Киргизүү	3	Төмөн	Бардык регистрлер үчүн саат сигналдарын киргизүү. Бул саат сигналдары киргизүү регистрлеринин, түтүк өткөргүчтөрдүн регистрлеринин же чыгуу регистрлеринин кайсынысы болбосун Саат0 or Саат1 or Саат2.
ena[2:0]	Киргизүү	3	Жогорку	Clk[2:0] үчүн саатты иштетүү. Бул сигналдар активдүү-Жогорку. • ena[0] үчүн Саат0 • ena[1] үчүн Саат1 • ena[2] үчүн Саат2
aclr[1:0]	Киргизүү	2	Төмөн	Бардык регистрлер үчүн асинхрондуу так киргизүү сигналдары. Бул сигналдар активдүү болуп саналат. Колдонуу aclr[0] бардык киргизүү регистрлери жана пайдалануу үчүн aclr[1] бардык түтүк жана чыгаруу регистрлери үчүн.
топтоо	Киргизүү	1	Төмөн	Аккумулятордун өзгөчөлүгүн иштетүү же өчүрүү үчүн киргизүү сигналы. • Пикир кошуучунун чыгышын иштетүү үчүн бул сигналды ырастаңыз. • Пикир байланыш механизмин өчүрүү үчүн бул сигналды жокко чыгарыңыз. Сиз бул сигналды аткаруу учурунда ырастасаңыз же жокко чыгарсаңыз болот. Көбөйтүү топтоо режиминде жеткиликтүү.
чынжыр[31:0]	Чыгуу	32	—	Бул сигналдарды кийинки калкыма чекиттүү DSP IP өзөгүнүн chainin сигналдарына туташтырыңыз.
натыйжа[31:0]	Чыгуу	32	—	IP өзөгүнөн маалымат шинасын чыгаруу.

Документти кайра карап чыгуу тарыхы

Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Колдонуучу колдонмосуна өзгөртүүлөр

Дата	Версия	Өзгөрүүлөр
2017-жылдын ноябрь айы	2017.11.06	Алгачкы чыгаруу.

Intel корпорациясы. Бардык укуктар корголгон. Intel, Intel логотиби жана башка Intel белгилери Intel корпорациясынын же анын туунду компанияларынын соода белгилери болуп саналат. Intel өзүнүн FPGA жана жарым өткөргүч өнүмдөрүн Intelдин стандарттык гарантиясына ылайык учурдагы спецификацияларга ылайык аткарууга кепилдик берет, бирок эскертүүсүз каалаган убакта каалаган өнүмгө жана кызматтарга өзгөртүү киргизүү укугун өзүнө калтырат. Intel бул жерде сүрөттөлгөн кандайдыр бир маалыматты, продуктуну же кызматты колдонуудан же колдонуудан келип чыккан эч кандай жоопкерчиликти же жоопкерчиликти өзүнө албайт, Intel тарабынан жазуу жүзүндө ачык макулдашылгандан башка учурларда. Intel кардарларына жарыяланган маалыматка ишенүүдөн мурун жана өнүмдөр же кызматтарга буйрутма берүүдөн мурун түзмөктүн спецификацияларынын акыркы версиясын алуу сунушталат. *Башка ысымдар жана бренддер башкалардын менчиги катары талап кылынышы мүмкүн.

Документтер / Ресурстар

intel Cyclone 10 Native FloatingPoint DSP FPGA IP [pdf] Колдонуучунун колдонмосу Cyclone 10 Native FloatingPoint DSP FPGA IP, 10 Native FloatingPoint DSP FPGA IP, Native FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP

Шилтемелер

• User Manual