intel Cyclone 10 नेटिभ फ्लोटिंगपोइन्ट DSP FPGA IP

Intel® Cyclone® 10 GX नेटिभ फ्लोटिंग-पोइन्ट DSP Intel® FPGA IP प्रयोगकर्ता गाइड

Intel® Cyclone® 10 GX नेटिभ फ्लोटिंग-पोइन्ट DSP Intel® FPGA IP प्यारामिटराइज गर्दै

तपाईंको डिजाइनको लागि उपयुक्त आईपी कोर सिर्जना गर्न विभिन्न प्यारामिटरहरू चयन गर्नुहोस्।

1. Intel® Quartus® Prime Pro Edition मा, Intel Cyclone® 10 GX यन्त्रलाई लक्षित गर्ने नयाँ परियोजना बनाउनुहोस्।
2. आईपी ​​क्याटलगमा, लाइब्रेरी ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP मा क्लिक गर्नुहोस्।
   Intel Cyclone 10 GX Native Floating-Point DSP IP कोर IP प्यारामिटर सम्पादक खुल्छ।
3. नयाँ आईपी भिन्नता संवाद बक्समा, एक संस्थाको नाम प्रविष्ट गर्नुहोस् र ठीक क्लिक गर्नुहोस्।
4. प्यारामिटरहरू अन्तर्गत, DSP टेम्प्लेट र चयन गर्नुहोस् View तपाइँ तपाइँको आईपी कोर को लागी चाहानुहुन्छ
5. डीएसपी ब्लकमा View, घडी टगल गर्नुहोस् वा प्रत्येक मान्य दर्ताको रिसेट गर्नुहोस्।
6. गुणन थप्नुहोस् वा भेक्टर मोड १ को लागि, चेनिन पोर्ट वा एक्स पोर्टबाट इनपुट चयन गर्न GUI मा चेन इन मल्टिप्लेक्सरमा क्लिक गर्नुहोस्।
7. थप वा घटाउ चयन गर्न GUI मा Adder प्रतीकमा क्लिक गर्नुहोस्।
8. चेनआउट पोर्ट सक्षम गर्न GUI मा चेन आउट मल्टिप्लेक्सरमा क्लिक गर्नुहोस्।
9. क्लिक गर्नुहोस् HDL उत्पन्न गर्नुहोस्।
10. समाप्त क्लिक गर्नुहोस्।

Intel Cyclone 10 GX नेटिभ फ्लोटिंग-पोइन्ट DSP Intel FPGA IP प्यारामिटरहरू
तालिका १०. प्यारामिटरहरू

प्यारामिटर	मूल्य	पूर्वनिर्धारित मान	विवरण
डीएसपी टेम्प्लेट	गुणन गर्नुहोस् थप्नुहोस् गुणन जोड्नुहोस् गुणन जम्मा भेक्टर मोड १ भेक्टर मोड १	गुणन गर्नुहोस्	DSP ब्लकको लागि इच्छित परिचालन मोड चयन गर्नुहोस्। चयन गरिएको अपरेशन मा प्रतिबिम्बित हुन्छ डीएसपी ब्लक View.
View	दर्ताले दर्ता क्लियरहरू सक्षम गर्दछ	दर्ता सक्षम गर्दछ	रजस्टरहरूको लागि घडी योजना वा रिसेट योजना चयन गर्न विकल्पहरू view। चयन गरिएको अपरेशन मा प्रतिबिम्बित हुन्छ डीएसपी ब्लक View.
जारी…

प्यारामिटर	मूल्य	पूर्वनिर्धारित मान	विवरण
			चयन गर्नुहोस् दर्ता सक्षम गर्दछ को लागी डीएसपी ब्लक View दर्ता घडी योजना देखाउन। तपाईं यसमा प्रत्येक दर्ताका लागि घडीहरू परिवर्तन गर्न सक्नुहुन्छ view. चयन गर्नुहोस् दर्ता क्लियरहरू को लागी डीएसपी ब्लक View दर्ता रिसेट योजना देखाउन। खोल्नुहोस् एकल क्लियर प्रयोग गर्नुहोस् दर्ता रिसेट योजना परिवर्तन गर्न।
एकल क्लियर प्रयोग गर्नुहोस्	खुल्ला वा बन्द	बन्द	यदि तपाइँ DSP ब्लकमा सबै दर्ताहरू रिसेट गर्न एकल रिसेट चाहनुहुन्छ भने यो प्यारामिटर खोल्नुहोस्। रेजिस्टरहरू रिसेट गर्न विभिन्न रिसेट पोर्टहरू प्रयोग गर्न यो प्यारामिटर बन्द गर्नुहोस्। आउटपुट दर्तामा स्पष्ट ० को लागि खोल्नुहोस्; आउटपुट दर्तामा स्पष्ट १ को लागि बन्द गर्नुहोस्। 0 खाली गर्नुहोस् इनपुट दर्ताका लागि aclr [0] प्रयोग गर्दछ संकेत। 1 खाली गर्नुहोस् आउटपुट र पाइपलाइन रजिष्टरहरूको प्रयोगको लागि aclr [1] संकेत। सबै इनपुट रेजिस्टरहरूले aclr [0] रिसेट संकेत प्रयोग गर्दछ। सबै आउटपुट र पाइपलाइन रेजिस्टरहरूले aclr [1] रिसेट संकेत प्रयोग गर्दछ।
डीएसपी View ब्लक।
मल्टिप्लेक्सरमा चेन (१४)	असक्षम गर्नुहोस्	असक्षम गर्नुहोस्	चेनिन सक्षम गर्न मल्टिप्लेक्सरमा क्लिक गर्नुहोस् पोर्ट।
चेन आउट मल्टिप्लेक्सर (१२)	सक्षम अक्षम गर्नुहोस्	असक्षम गर्नुहोस्	चेनआउट सक्षम गर्न मल्टिप्लेक्सरमा क्लिक गर्नुहोस् पोर्ट।
योजक (१३)	+ –	+	मा क्लिक गर्नुहोस् योजक थप वा घटाउ मोड चयन गर्न प्रतीक।
घडी दर्ता गर्नुहोस् • ax_clock (2) • ay_clock (3) • az_clock (4) • mult_pipeline_clock k(5) • ax_chainin_pl_cloc k (7) • adder_input_clock (९) • adder_input_2_clo ck (10) • output_clock (११) • accumulate_clock (1) • accum_pipeline_cl ock (6) • accum_adder_cloc k (8)	कुनै पनि छैन घडी २.० घडी २.० घडी २.०	घडी २.०	कुनै पनि दर्ता बाइपास गर्न, दर्ता घडी टगल गर्नुहोस् कुनै पनि छैन. दर्ता घडीमा टगल गर्नुहोस्: •    घडी २.० घडीको स्रोतको रूपमा clk[0] संकेत प्रयोग गर्न •    घडी २.० घडीको स्रोतको रूपमा clk[1] संकेत प्रयोग गर्न •    घडी २.० घडीको स्रोतको रूपमा clk[2] संकेत प्रयोग गर्न तपाईंले चयन गर्दा मात्र यी सेटिङहरू परिवर्तन गर्न सक्नुहुन्छ दर्ता सक्षम गर्दछ in View प्यारामिटर।

चित्र १. डीएसपी ब्लक View

तालिका 2. DSP टेम्प्लेटहरू

डीएसपी टेम्प्लेटहरू	विवरण
गुणन गर्नुहोस्	एकल परिशुद्धता गुणन कार्य गर्दछ र निम्न समीकरण लागू गर्दछ: • बाहिर = Ay * Az
थप्नुहोस्	एकल परिशुद्धता जोड वा घटाउ कार्य गर्दछ र निम्न समीकरणहरू लागू गर्दछ:। • आउट = Ay + Ax • Out = Ay - Ax
थप्नुहोस् गुणन गर्नुहोस्	यो मोडले एकल परिशुद्धता गुणन कार्य गर्दछ, पछि थप वा घटाउने कार्यहरू र निम्न समीकरणहरू लागू गर्दछ। • बाहिर = (Ay * Az) - chainin • आउट = (Ay * Az) + chainin • आउट = (Ay * Az) - एक्स • आउट = (Ay * Az) + Ax
गुणन जम्मा गर्नुहोस्	अघिल्लो गुणन परिणामको साथ फ्लोटिंग-पोइन्ट जोड वा घटाउ पछि फ्लोटिंग-बिन्दु गुणन प्रदर्शन गर्दछ र निम्न समीकरणहरू लागू गर्दछ: • Out(t) = [Ay(t) * Az(t)] - आउट (t-1) जम्मा हुँदा सिग्नल उच्च छ। • Out(t) = [Ay(t) * Az(t)] + आउट (t-1) जब एकमुलेट पोर्ट उच्च हुन्छ। • Out(t) = Ay(t) * Az(t) जब एकमुलेट पोर्ट कम हुन्छ।
भेक्टर मोड १	अघिल्लो चल DSP ब्लकबाट चेनिन इनपुटको साथ फ्लोटिंग-पोइन्ट थप वा घटाउ पछि फ्लोटिंग-पोइन्ट गुणन कार्य गर्दछ र निम्न समीकरणहरू लागू गर्दछ:।
जारी…

डीएसपी टेम्प्लेटहरू	विवरण
	• बाहिर = (Ay * Az) - chainin • आउट = (Ay * Az) + chainin • आउट = (Ay * Az), chainout = Ax
भेक्टर मोड १	फ्लोटिंग-पोइन्ट गुणन कार्य गर्दछ जहाँ IP कोरले गुणन परिणामलाई सीधै चेनआउटमा फिड गर्दछ। त्यसपछि IP कोरले आउटपुट परिणामको रूपमा इनपुट एक्सबाट अघिल्लो चल DSP ब्लकबाट चेनिन इनपुट थप्छ वा घटाउँछ। यो मोडले निम्न समीकरणहरू लागू गर्दछ: • आउट = एक्स - चेनिन, चेनआउट = Ay * Az • Out = Ax + chainin , chainout = Ay * Az • Out = Ax , chainout = Ay * Az

Intel Cyclone 10 GX नेटिभ फ्लोटिंग-पोइन्ट DSP Intel FPGA IP सिग्नलहरू

चित्र 2. Intel Cyclone 10 GX नेटिभ फ्लोटिंग-पोइन्ट DSP Intel FPGA IP सिग्नलहरू
चित्रले IP कोरको इनपुट र आउटपुट संकेतहरू देखाउँछ।

तालिका 3. Intel Cyclone 10 GX नेटिभ फ्लोटिंग-पोइन्ट DSP Intel FPGA IP इनपुट सिग्नलहरू

संकेत नाम	टाइप गर्नुहोस्	चौडाइ	पूर्वनिर्धारित	विवरण
कुल्हाडी [३१:०]	इनपुट	32	कम	गुणकमा डाटा बस इनपुट गर्नुहोस्। मा उपलब्ध छ: • मोड थप्नुहोस् • चेनिन र चेनआउट सुविधा बिना गुणा-थप्नुहोस् मोड • भेक्टर मोड १ • भेक्टर मोड १
ए [३१:०]	इनपुट	32	कम	गुणकमा डाटा बस इनपुट गर्नुहोस्। सबै फ्लोटिंग-पोइन्ट परिचालन मोडहरूमा उपलब्ध छ।
az [३१:०]	इनपुट	32	कम	गुणकमा डाटा बस इनपुट गर्नुहोस्। मा उपलब्ध छ: • गुणन गर्नुहोस् • थप्नुहोस् गुणन गर्नुहोस् • गुणा जम्मा गर्नुहोस् • भेक्टर मोड १ • भेक्टर मोड १
चेनिन [३१:०]	इनपुट	32	कम	यी संकेतहरूलाई अघिल्लो फ्लोटिंग-पोइन्ट DSP IP कोरबाट चेनआउट संकेतहरूमा जडान गर्नुहोस्।
clk [2:0]	इनपुट	3	कम	सबै दर्ताका लागि घडी संकेतहरू इनपुट गर्नुहोस्। यी घडी संकेतहरू तब मात्र उपलब्ध हुन्छन् यदि कुनै पनि इनपुट दर्ता, पाइपलाइन दर्ता, वा आउटपुट दर्ता सेट गरिएको छ। घडी ३ or घडी ३ or घडी ३.
एना [२:०]	इनपुट	3	उच्च	क्लकका लागि घडी सक्षम [२:०]। यी संकेतहरू सक्रिय-उच्च छन्। • ena[0] को लागि हो घडी ३ • ena[1] को लागि हो घडी ३ • ena[2] को लागि हो घडी ३
aclr [१:०]	इनपुट	2	कम	सबै दर्ताका लागि एसिन्क्रोनस स्पष्ट इनपुट संकेतहरू। यी संकेतहरू सक्रिय-उच्च छन्। प्रयोग गर्नुहोस् aclr[0] सबै इनपुट दर्ता र प्रयोगको लागि aclr[1] सबै पाइपलाइन र आउटपुट दर्ताका लागि।
जम्मा गर्ने	इनपुट	1	कम	एक्युमुलेटर सुविधा सक्षम वा असक्षम गर्न इनपुट संकेत। • एडरको आउटपुट प्रतिक्रिया सक्षम गर्न यो संकेतलाई जोड दिनुहोस्। • प्रतिक्रिया संयन्त्र असक्षम गर्न यो संकेतलाई डि-एसर्ट गर्नुहोस्। तपाईं रन-टाइमको समयमा यो संकेत दाबी गर्न वा अस्वीकार गर्न सक्नुहुन्छ। Multiply Accumulate मोडमा उपलब्ध छ।
चेनआउट [६३:०]	आउटपुट	32	—	यी संकेतहरूलाई अर्को फ्लोटिंग-पोइन्ट DSP IP कोरको चेनिन संकेतहरूमा जडान गर्नुहोस्।
परिणाम [३१:०]	आउटपुट	32	—	आईपी ​​कोरबाट आउटपुट डाटा बस।

कागजात संशोधन इतिहास

Intel Cyclone 10 GX नेटिभ फ्लोटिंग-पोइन्ट DSP Intel FPGA IP प्रयोगकर्ता गाइडमा परिवर्तनहरू

मिति	संस्करण	परिवर्तनहरू
नोभेम्बर २०२३	2017.11.06	प्रारम्भिक रिलीज।

इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, र अन्य Intel मार्कहरू Intel Corporation वा यसको सहायक कम्पनीहरूको ट्रेडमार्क हुन्। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर राख्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ। *अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ।

कागजातहरू / स्रोतहरू

intel Cyclone 10 नेटिभ फ्लोटिंगपोइन्ट DSP FPGA IP [pdf] प्रयोगकर्ता गाइड चक्रवात 10 नेटिभ फ्लोटिंगपोइन्ट DSP FPGA IP, 10 नेटिभ FloatingPoint DSP FPGA IP, नेटिभ FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP

सन्दर्भहरू

• प्रयोगकर्ता पुस्तिका