इंटेल साइक्लोन 10 नेटिव फ्लोटिंगपॉइंट डीएसपी एफपीजीए आईपी
Intel® Cyclone® 10 GX नेटिव फ़्लोटिंग-प्वाइंट DSP Intel® FPGA IP उपयोगकर्ता मार्गदर्शिका
Intel® Cyclone® 10 GX नेटिव फ़्लोटिंग-प्वाइंट DSP Intel® FPGA IP को पैरामीटरेट करना
अपने डिजाइन के लिए उपयुक्त आईपी कोर बनाने के लिए विभिन्न मापदंडों का चयन करें।
- Intel® Quartus® Prime Pro Edition में, एक नया प्रोजेक्ट बनाएं जो Intel Cyclone® 10 GX डिवाइस को लक्षित करता है।
- आईपी कैटलॉग में, लाइब्रेरी ➤ डीएसपी ➤ प्रिमिटिव डीएसपी ➤ इंटेल साइक्लोन 10 जीएक्स नेटिव फ्लोटिंग प्वाइंट डीएसपी पर क्लिक करें।
Intel Cyclone 10 GX नेटिव फ़्लोटिंग-प्वाइंट DSP IP कोर IP पैरामीटर संपादक खुलता है। - नए आईपी विविधता संवाद बॉक्स में, एक इकाई का नाम दर्ज करें और ठीक क्लिक करें।
- पैरामीटर्स के तहत, डीएसपी टेम्पलेट और चुनें View आप अपने आईपी कोर के लिए चाहते हैं
- डीएसपी ब्लॉक में View, प्रत्येक मान्य रजिस्टर की घड़ी या रीसेट को टॉगल करें।
- मल्टीप्लाई एड या वेक्टर मोड 1 के लिए, चेनिन पोर्ट या एक्स पोर्ट से इनपुट का चयन करने के लिए जीयूआई में मल्टीप्लेक्सर में चेन पर क्लिक करें।
- जोड़ या घटाव का चयन करने के लिए जीयूआई में योजक प्रतीक पर क्लिक करें।
- चेनआउट पोर्ट को सक्षम करने के लिए जीयूआई में चेन आउट मल्टीप्लेक्सर पर क्लिक करें।
- एचडीएल उत्पन्न करें पर क्लिक करें।
- समाप्त पर क्लिक करें.
इंटेल साइक्लोन 10 जीएक्स नेटिव फ्लोटिंग-प्वाइंट डीएसपी इंटेल एफपीजीए आईपी पैरामीटर
तालिका 1. पैरामीटर्स
| पैरामीटर | कीमत | डिफ़ॉल्ट मान | विवरण |
| डीएसपी टेम्पलेट | गुणा जोड़ना
गुणा जोड़ें गुणा संचय वेक्टर मोड 1 वेक्टर मोड 2 |
गुणा | डीएसपी ब्लॉक के लिए वांछित परिचालन मोड का चयन करें।
चयनित ऑपरेशन में परिलक्षित होता है डीएसपी ब्लॉक View. |
| View | रजिस्टर सक्षम करता है रजिस्टर क्लियर करता है | रजिस्टर सक्षम करता है | क्लॉकिंग स्कीम चुनने या रजिस्टरों के लिए स्कीम रीसेट करने के विकल्प view. चयनित ऑपरेशन में परिलक्षित होता है डीएसपी ब्लॉक View. |
| जारी… | |||
| पैरामीटर | कीमत | डिफ़ॉल्ट मान | विवरण |
| चुनना रजिस्टर सक्षम करता है के लिए डीएसपी ब्लॉक View रजिस्टर क्लॉकिंग स्कीम दिखाने के लिए। इसमें आप प्रत्येक रजिस्टर की घड़ियां बदल सकते हैं view.
चुनना रजिस्टर साफ़ करें के लिए डीएसपी ब्लॉक View रजिस्टर रीसेट योजना दिखाने के लिए। चालू करो सिंगल क्लियर का इस्तेमाल करें रजिस्टर रीसेट योजना को बदलने के लिए। |
|||
| सिंगल क्लियर का इस्तेमाल करें | कभी - कभी | बंद | यदि आप डीएसपी ब्लॉक में सभी रजिस्टरों को रीसेट करने के लिए एक ही रीसेट चाहते हैं तो इस पैरामीटर को चालू करें। रजिस्टरों को रीसेट करने के लिए विभिन्न रीसेट पोर्ट का उपयोग करने के लिए इस पैरामीटर को बंद करें।
आउटपुट रजिस्टर पर स्पष्ट 0 के लिए चालू करें; आउटपुट रजिस्टर पर क्लियर 1 के लिए बंद करें। साफ़ १० इनपुट रजिस्टरों के लिए aclr[0] का उपयोग करता है संकेत. साफ़ १० आउटपुट और पाइपलाइन रजिस्टरों के उपयोग के लिए aclr [1] संकेत। सभी इनपुट रजिस्टर aclr[0] रीसेट सिग्नल का उपयोग करते हैं। सभी आउटपुट और पाइपलाइन रजिस्टर aclr[1] रीसेट सिग्नल का उपयोग करते हैं। |
| डीएसपी View अवरोध पैदा करना। | |||
| मल्टीप्लेक्सर में चेन (14) | अक्षम सक्षम | अक्षम करना | चेनिन को सक्षम करने के लिए मल्टीप्लेक्सर पर क्लिक करें
पत्तन। |
| चेन आउट मल्टीप्लेक्सर (12) | सक्षम अक्षम | अक्षम करना | चेनआउट को सक्षम करने के लिए मल्टीप्लेक्सर पर क्लिक करें
पत्तन। |
| योजक (13) | +
– |
+ | पर क्लिक करें एडर जोड़ या घटाव मोड का चयन करने के लिए प्रतीक। |
| रजिस्टर घड़ी
• कुल्हाड़ी_घड़ी (2) • ऐ_क्लॉक (3) • az_घड़ी (4) • मल्टी_पाइपलाइन_क्लोक के(5) • ax_chainin_pl_cloc k (7) • योजक_इनपुट_घड़ी (9) • Adder_input_2_clo ck (10) आउटपुट_क्लॉक (11) • संचित_घड़ी (1) • accum_pipeline_cl ock (6) • accum_adder_cloc k (8) |
कोई नहीं घड़ी 0
घड़ी 1 घड़ी 2 |
घड़ी 0 | किसी भी रजिस्टर को बाइपास करने के लिए, रजिस्टर क्लॉक को टॉगल करें कोई नहीं.
रजिस्टर घड़ी को इस पर टॉगल करें: • घड़ी 0 क्लॉक स्रोत के रूप में clk [0] सिग्नल का उपयोग करने के लिए • घड़ी 1 क्लॉक स्रोत के रूप में clk [1] सिग्नल का उपयोग करने के लिए • घड़ी 2 क्लॉक स्रोत के रूप में clk [2] सिग्नल का उपयोग करने के लिए जब आप चुनते हैं तो आप केवल इन सेटिंग्स को बदल सकते हैं रजिस्टर सक्षम करता है in View पैरामीटर. |
चित्र 1. डीएसपी ब्लॉक View
तालिका 2. डीएसपी टेम्पलेट्स
| डीएसपी टेम्पलेट्स | विवरण |
| गुणा | एकल सटीक गुणन ऑपरेशन करता है और निम्नलिखित समीकरण लागू करता है:
• आउट = अय * अज़ |
| जोड़ना | एकल सटीक जोड़ या घटाव ऑपरेशन करता है और निम्नलिखित समीकरण लागू करता है:।
• आउट = अय + कुल्हाड़ी • आउट = अय - कुल्हाड़ी |
| गुणन जोड़ें | यह मोड एकल सटीक गुणन करता है, इसके बाद जोड़ या घटाव संचालन करता है और निम्नलिखित समीकरण लागू करता है।
• आउट = (अय * अज़) - चेनिन • आउट = (अय * अज़) + चेनिन • आउट = (अय * अज़) – कुल्हाड़ी • आउट = (आय * अज) + कुल्हाड़ी |
| गुणा करें जमा करें | पिछले गुणन परिणाम के साथ फ्लोटिंग-पॉइंट जोड़ या घटाव के बाद फ्लोटिंग-पॉइंट गुणन करता है और निम्नलिखित समीकरण लागू करता है:
• Out(t) = [Ay(t) * Az(t)] – Out (t-1) जब संचित हो सिग्नल उच्च संचालित है। • Out(t) = [Ay(t) * Az(t)] + Out (t-1) जब संचित बंदरगाह उच्च संचालित होता है। • Out(t) = Ay(t) * Az(t) जब संचय पोर्ट कम होता है। |
| वेक्टर मोड 1 | फ़्लोटिंग-पॉइंट गुणन करता है जिसके बाद फ़्लोटिंग-पॉइंट जोड़ या घटाव पिछले चर डीएसपी ब्लॉक से चेनिन इनपुट के साथ होता है और निम्नलिखित समीकरण लागू करता है:। |
| जारी… | |
| डीएसपी टेम्पलेट्स | विवरण |
| • आउट = (अय * अज़) - चेनिन
• आउट = (अय * अज़) + चेनिन • आउट = (अय * अज़), चेनआउट = कुल्हाड़ी |
|
| वेक्टर मोड 2 | फ़्लोटिंग-पॉइंट गुणन करता है जहाँ IP कोर फ़ीड करता है गुणन परिणाम सीधे चेनआउट को होता है। IP कोर तब आउटपुट परिणाम के रूप में इनपुट Ax से पिछले चर DSP ब्लॉक से चेनिन इनपुट को जोड़ता या घटाता है।
यह मोड निम्नलिखित समीकरणों को लागू करता है: • आउट = एक्स - चेनिन, चेनआउट = अय * एज़ • आउट = एक्स + चेनिन, चेनआउट = अय * एज़ • आउट = कुल्हाड़ी, चेनआउट = अय * अज |
इंटेल साइक्लोन 10 जीएक्स नेटिव फ्लोटिंग-प्वाइंट डीएसपी इंटेल एफपीजीए आईपी सिग्नल
चित्र 2. Intel Cyclone 10 GX नेटिव फ़्लोटिंग-प्वाइंट DSP Intel FPGA IP सिग्नल
आंकड़ा आईपी कोर के इनपुट और आउटपुट सिग्नल दिखाता है।
टेबल 3. इंटेल साइक्लोन 10 जीएक्स नेटिव फ्लोटिंग-प्वाइंट डीएसपी इंटेल एफपीजीए आईपी इनपुट सिग्नल
| सिग्नल का नाम | प्रकार | चौड़ाई | गलती करना | विवरण |
| कुल्हाड़ी [31:0] | इनपुट | 32 | कम | गुणक के लिए इनपुट डेटा बस। में उपलब्ध:
• मोड जोड़ें • बिना चेनिन और चेनआउट फीचर के मल्टीप्लाई-ऐड मोड • वेक्टर मोड 1 • वेक्टर मोड 2 |
| प्र [31: 0] | इनपुट | 32 | कम | गुणक के लिए इनपुट डेटा बस।
सभी फ़्लोटिंग-पॉइंट ऑपरेशनल मोड में उपलब्ध है। |
| अज़ [31: 0] | इनपुट | 32 | कम | गुणक के लिए इनपुट डेटा बस। में उपलब्ध:
• गुणा करें • गुणा जोड़ें • गुणन संचय • वेक्टर मोड 1 • वेक्टर मोड 2 |
| चेनिन [31:0] | इनपुट | 32 | कम | इन संकेतों को पूर्ववर्ती फ़्लोटिंग-पॉइंट डीएसपी आईपी कोर से चेनआउट सिग्नल से कनेक्ट करें। |
| सीएलसी [2:0] | इनपुट | 3 | कम | सभी रजिस्टरों के लिए इनपुट क्लॉक सिग्नल।
ये क्लॉक सिग्नल केवल तभी उपलब्ध होते हैं जब कोई इनपुट रजिस्टर, पाइपलाइन रजिस्टर या आउटपुट रजिस्टर सेट हो घड़ी0 or घड़ी1 or घड़ी2. |
| एना [2:0] | इनपुट | 3 | उच्च | घड़ी clk [2:0] के लिए सक्षम है। ये सिग्नल एक्टिव-हाई हैं।
• ena[0] के लिए है घड़ी0 • ena[1] के लिए है घड़ी1 • ena[2] के लिए है घड़ी2 |
| एसीएलआर [1:0] | इनपुट | 2 | कम | सभी रजिस्टरों के लिए अतुल्यकालिक स्पष्ट इनपुट संकेत। ये सिग्नल सक्रिय-उच्च हैं।
उपयोग एसीएलआर [0] सभी इनपुट रजिस्टरों और उपयोग के लिए एसीएलआर [1] सभी पाइपलाइन और आउटपुट रजिस्टरों के लिए। |
| जमा करो | इनपुट | 1 | कम | संचायक सुविधा को सक्षम या अक्षम करने के लिए इनपुट सिग्नल।
• ऐडर के आउटपुट को फीडबैक सक्षम करने के लिए इस सिग्नल पर जोर दें। • प्रतिक्रिया तंत्र को अक्षम करने के लिए इस संकेत को डी-एसर्ट करें। आप रन-टाइम के दौरान इस सिग्नल को मुखर या अघोषित कर सकते हैं। गुणा संचय मोड में उपलब्ध है। |
| श्रृंखलाबद्ध [31:0] | उत्पादन | 32 | — | इन संकेतों को अगले फ़्लोटिंग-पॉइंट डीएसपी आईपी कोर के चेनिन सिग्नल से कनेक्ट करें। |
| परिणाम [31:0] | उत्पादन | 32 | — | आईपी कोर से आउटपुट डेटा बस। |
दस्तावेज़ संशोधन इतिहास
Intel Cyclone 10 GX नेटिव फ़्लोटिंग-प्वाइंट DSP Intel FPGA IP यूज़र गाइड में परिवर्तन
| तारीख | संस्करण | परिवर्तन |
| नवंबर 2017 | 2017.11.06 | प्रारंभिक रिहाई। |
इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या उसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना किसी सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या दायित्व नहीं लेता है, सिवाय इसके कि इंटेल द्वारा लिखित रूप से सहमति व्यक्त की गई है। Intel ग्राहकों को सलाह दी जाती है कि किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें। *अन्य नामों और ब्रांडों पर दूसरों की संपत्ति के रूप में दावा किया जा सकता है।
दस्तावेज़ / संसाधन
 |
इंटेल साइक्लोन 10 नेटिव फ्लोटिंगपॉइंट डीएसपी एफपीजीए आईपी [पीडीएफ] उपयोगकर्ता गाइड साइक्लोन 10 नेटिव फ्लोटिंगपॉइंट डीएसपी एफपीजीए आईपी, 10 नेटिव फ्लोटिंगपॉइंट डीएसपी एफपीजीए आईपी, नेटिव फ्लोटिंगपॉइंट डीएसपी एफपीजीए आईपी, फ्लोटिंगपॉइंट डीएसपी एफपीजीए आईपी, डीएसपी एफपीजीए आईपी, एफपीजीए आईपी |
