intel Cyclone 10 Native FloatingPoint DSP FPGA IP
Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP İstifadəçi Təlimatı
Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP-nin parametrləşdirilməsi
Dizaynınıza uyğun bir IP nüvəsi yaratmaq üçün müxtəlif parametrləri seçin.
- Intel® Quartus® Prime Pro Edition-da Intel Cyclone® 10 GX cihazını hədəf alan yeni layihə yaradın.
- IP Kataloqda Kitabxana ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP üzərinə klikləyin.
Intel Cyclone 10 GX Native Floating-Point DSP IP Core IP parametr redaktoru açılır. - Yeni IP Variasiyası informasiya qutusunda Müəssisə Adı daxil edin və OK düyməsini basın.
- Parametrlər altında DSP Şablonunu və seçin View IP nüvəniz üçün istədiyiniz
- DSP Blokunda View, saatı dəyişdirin və ya hər bir etibarlı reyestrin sıfırlanması.
- Çoxalma əlavə və ya vektor rejimi 1 üçün zəncir portundan və ya Axe portundan daxiletməni seçmək üçün GUI-də Zəncir Daxil multipleksoruna klikləyin.
- Əlavə və ya çıxma seçmək üçün GUI-də Toplayıcı simvoluna klikləyin.
- Zəncirləmə portunu aktivləşdirmək üçün GUI-də Chain Out multipleksoruna klikləyin.
- HDL Yarat klikləyin.
- Bitir klikləyin.
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Parametrləri
Cədvəl 1. Parametrlər
| Parametr | Dəyər | Defolt Dəyər | Təsvir |
| DSP Şablonu | Çoxalmaq əlavə et
Çoxalma Əlavə et Çoxalma Yığma Vektor rejimi 1 Vektor rejimi 2 |
Çoxalmaq | DSP bloku üçün istədiyiniz əməliyyat rejimini seçin.
Seçilmiş əməliyyat öz əksini tapır DSP Bloku View. |
| View | Qeydiyyat Qeydiyyatın Təmizlənməsinə imkan verir | Qeydiyyatı aktivləşdirir | Registrlər üçün saat sxemi və ya sıfırlama sxemini seçmək üçün seçimlər view. Seçilmiş əməliyyat öz əksini tapır DSP Bloku View. |
| davam etdi... | |||
| Parametr | Dəyər | Defolt Dəyər | Təsvir |
| seçin Qeydiyyatı aktivləşdirir üçün DSP Bloku View registrlərin saat sxemini göstərmək üçün. Burada registrlərin hər biri üçün saatları dəyişə bilərsiniz view.
seçin Qeydiyyatdan keçin üçün DSP Bloku View registrlərin sıfırlanması sxemini göstərmək üçün. Yandır Single Clear istifadə edin registrlərin sıfırlanması sxemini dəyişdirmək üçün. |
|||
| Single Clear istifadə edin | Yandırın və ya söndürün | Söndür | DSP blokundakı bütün registrləri sıfırlamaq üçün tək sıfırlama ilə bu parametri yandırın. Registrləri sıfırlamaq üçün müxtəlif sıfırlama portlarından istifadə etmək üçün bu parametri söndürün.
Çıxış registrində aydın 0 üçün yandırın; çıxış registrində aydın 1 üçün söndürün. Sil 0 giriş registrləri üçün aclr[0] istifadə edir siqnal. Sil 1 çıxış və boru kəməri registrləri üçün istifadə olunur aclr[1] siqnalı. Bütün giriş registrləri aclr[0] sıfırlama siqnalından istifadə edir. Bütün çıxış və boru kəməri registrləri aclr[1] sıfırlama siqnalından istifadə edir. |
| DSP View Blok. | |||
| Multipleksatorda Zəncir (14) | Deaktiv Et aktivləşdirin | Deaktiv edin | Zənciri aktivləşdirmək üçün multipleksor üzərinə klikləyin
liman. |
| Zəncirdən Çıxış Multiplekseri (12) | Enable Enable | Deaktiv edin | Zəncirləməni aktivləşdirmək üçün multipleksorun üzərinə klikləyin
liman. |
| Gürzə (13) | +
– |
+ | üzərinə klikləyin Gürzəçi toplama və ya çıxma rejimini seçmək üçün simvol. |
| Qeydiyyat Saatı
• ax_saat (2) • ay_saat (3) • az_saat (4) • çox_boru xətti_cloc k(5) • ax_chainin_pl_cloc k (7) • toplayıcı_giriş_saatı (9) • toplayıcı_daxili_2_saat (10) • çıxış_saat (11) • yığma_saat (1) • accum_pipeline_cl ock (6) • yığım_adder_cloc k (8) |
Heç biri Saat 0
Saat 1 Saat 2 |
Saat 0 | İstənilən registrdən yan keçmək üçün registr saatını dəyişdirin Heç biri.
Qeydiyyat saatını dəyişdirin: • Saat 0 saat mənbəyi kimi clk[0] siqnalından istifadə etmək • Saat 1 saat mənbəyi kimi clk[1] siqnalından istifadə etmək • Saat 2 saat mənbəyi kimi clk[2] siqnalından istifadə etmək Bu parametrləri yalnız seçdiyiniz zaman dəyişə bilərsiniz Qeydiyyatı aktivləşdirir in View parametr. |
Şəkil 1. DSP Bloku View
Cədvəl 2. DSP Şablonları
| DSP şablonları | Təsvir |
| Çoxalmaq | Tək dəqiqlikli vurma əməliyyatını yerinə yetirir və aşağıdakı tənliyi tətbiq edir:
• Out = Ay * Az |
| əlavə et | Tək dəqiqlikli toplama və ya çıxma əməliyyatını yerinə yetirir və aşağıdakı tənlikləri tətbiq edir:.
• Çıxış = Ay + Balta • Çıxış = Ay – Balta |
| Çoxal Əlavə et | Bu rejim tək dəqiq vurma, ardınca əlavə və ya çıxma əməliyyatlarını yerinə yetirir və aşağıdakı tənlikləri tətbiq edir.
• Out = (Ay * Az) – zəncirinin • Out = (Ay * Az) + chainin • Out = (Ay * Az) – Balta • Out = (Ay * Az) + Balta |
| Çoxaltmaq | Əvvəlki vurma nəticəsi ilə üzən nöqtəli vurma və sonra üzən nöqtəli əlavə və ya çıxma əməllərini yerinə yetirir və aşağıdakı tənlikləri tətbiq edir:
• Out(t) = [Ay(t) * Az(t)] – Çıxış (t-1) yığıldıqda siqnal yüksək ötürülür. • Out(t) = [Ay(t) * Az(t)] + Out (t-1) yığılma portu yüksək idarə edildikdə. • Out(t) = Ay(t) * Az(t) yığılma portu aşağı idarə olunduqda. |
| Vektor rejimi 1 | Əvvəlki dəyişən DSP blokundan zəncir girişi ilə üzən nöqtəli əlavə və ya çıxma əməliyyatını yerinə yetirir və aşağıdakı tənlikləri tətbiq edir:. |
| davam etdi... | |
| DSP şablonları | Təsvir |
| • Out = (Ay * Az) – zəncirinin
• Out = (Ay * Az) + chainin • Out = (Ay * Az) , zəncirləmə = Balta |
|
| Vektor rejimi 2 | IP nüvəsinin vurma nəticəsini birbaşa zəncirləmə ilə qidalandırdığı yerdə üzən nöqtəli vurmanı həyata keçirir. IP nüvəsi daha sonra çıxış nəticəsi olaraq Axe girişindən əvvəlki dəyişən DSP blokundan zəncir girişini əlavə edir və ya çıxarır.
Bu rejim aşağıdakı tənlikləri tətbiq edir: • Out = Axe – chainin , chainout = Ay * Az • Out = Axe + chainin , chainout = Ay * Az • Out = Balta , zəncirləmə = Ay * Az |
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP siqnalları
Şəkil 2. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP siqnalları
Şəkildə IP nüvəsinin giriş və çıxış siqnalları göstərilir.
Cədvəl 3. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Giriş Siqnalları
| Siqnal Adı | Növ | Genişlik | Defolt | Təsvir |
| balta[31:0] | Giriş | 32 | Aşağı | Multiplikatora məlumat şinini daxil edin. Burada mövcuddur:
• Rejimi əlavə edin • Zəncirləmə və zəncirləmə xüsusiyyəti olmadan Çoxal-Əlavə rejimi • Vektor rejimi 1 • Vektor rejimi 2 |
| ay[31:0] | Giriş | 32 | Aşağı | Multiplikatora məlumat şinini daxil edin.
Bütün üzən nöqtəli əməliyyat rejimlərində mövcuddur. |
| az[31:0] | Giriş | 32 | Aşağı | Multiplikatora məlumat şinini daxil edin. Burada mövcuddur:
• Çoxaltmaq • Çoxal Əlavə et • Çoxaltmaq yığılır • Vektor rejimi 1 • Vektor rejimi 2 |
| zəncir [31:0] | Giriş | 32 | Aşağı | Bu siqnalları əvvəlki üzən nöqtəli DSP IP nüvəsindən gələn zəncirləmə siqnallarına birləşdirin. |
| clk[2:0] | Giriş | 3 | Aşağı | Bütün registrlər üçün giriş saat siqnalları.
Bu saat siqnalları yalnız giriş registrlərindən, boru kəməri registrlərindən və ya çıxış registrindən hər hansı biri təyin edildikdə mövcuddur. Saat 0 or Saat 1 or Saat 2. |
| ena[2:0] | Giriş | 3 | Yüksək | Clk[2:0] üçün saat aktivləşdirilir. Bu siqnallar aktivdir-Yüksək.
• ena[0] üçündür Saat 0 • ena[1] üçündür Saat 1 • ena[2] üçündür Saat 2 |
| aclr[1:0] | Giriş | 2 | Aşağı | Bütün registrlər üçün asinxron aydın giriş siqnalları. Bu siqnallar aktiv-yüksəkdir.
istifadə edin aclr[0] bütün giriş registrləri və istifadəsi üçün aclr[1] bütün boru kəmərləri və çıxış registrləri üçün. |
| toplamaq | Giriş | 1 | Aşağı | Akkumulyator funksiyasını aktivləşdirmək və ya söndürmək üçün giriş siqnalı.
• Görücü çıxışını əks əlaqəni aktivləşdirmək üçün bu siqnalı təsdiq edin. • Əlaqə mexanizmini söndürmək üçün bu siqnalı deaktiv edin. Siz iş zamanı bu siqnalı təsdiq edə və ya ləğv edə bilərsiniz. Çoxalma rejimində mövcuddur. |
| zəncirləmə[31:0] | Çıxış | 32 | — | Bu siqnalları növbəti üzən nöqtəli DSP IP nüvəsinin zəncir siqnallarına birləşdirin. |
| nəticə[31:0] | Çıxış | 32 | — | IP nüvəsindən çıxış məlumat avtobusu. |
Sənədin Təftiş Tarixçəsi
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP İstifadəçi Təlimatına Dəyişikliklər
| Tarix | Versiya | Dəyişikliklər |
| Noyabr 2017 | 2017.11.06 | İlkin buraxılış. |
Intel Korporasiyası. Bütün hüquqlar qorunur. Intel, Intel loqosu və digər Intel markaları Intel Korporasiyasının və ya onun törəmə şirkətlərinin ticarət nişanlarıdır. Intel FPGA və yarımkeçirici məhsullarının Intel-in standart zəmanətinə uyğun olaraq cari spesifikasiyalara uyğun işləməsinə zəmanət verir, lakin istənilən vaxt xəbərdarlıq etmədən istənilən məhsul və xidmətlərə dəyişiklik etmək hüququnu özündə saxlayır. Intel tərəfindən yazılı şəkildə razılaşdırılmış hallar istisna olmaqla, burada təsvir edilən hər hansı məlumatın, məhsulun və ya xidmətin tətbiqi və ya istifadəsindən irəli gələn heç bir məsuliyyət və ya öhdəlik daşımır. Intel müştərilərinə hər hansı dərc edilmiş məlumata etibar etməzdən və məhsul və ya xidmətlər üçün sifariş verməzdən əvvəl cihazın texniki xüsusiyyətlərinin ən son versiyasını əldə etmələri tövsiyə olunur. *Başqa adlar və brendlər başqalarının mülkiyyəti kimi iddia oluna bilər.
Sənədlər / Resurslar
 |
intel Cyclone 10 Native FloatingPoint DSP FPGA IP [pdf] İstifadəçi təlimatı Cyclone 10 Native FloatingPoint DSP FPGA IP, 10 Native FloatingPoint DSP FPGA IP, Native FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP |
