intel Cyclone 10 Native FloatingPoint DSP FPGA IP

Intel® Cyclone® 10 GX natív lebegőpontos DSP Intel® FPGA IP felhasználói útmutató

Az Intel® Cyclone® 10 GX natív lebegőpontos DSP Intel® FPGA IP paraméterezése

Különböző paraméterek kiválasztásával hozzon létre egy, az Ön tervezésének megfelelő IP-magot.

1. Az Intel® Quartus® Prime Pro Edition programban hozzon létre egy új projektet, amely egy Intel Cyclone® 10 GX eszközt céloz meg.
2. Az IP-katalógusban kattintson a Könyvtár ➤ DSP ➤ Primitív DSP ➤ Intel Cyclone 10 GX natív lebegőpontos DSP elemre.
   Megnyílik az Intel Cyclone 10 GX Native Floating-Point DSP IP Core IP paraméterszerkesztő.
3. Az Új IP-változat párbeszédpanelen írjon be egy entitásnevet, majd kattintson az OK gombra.
4. A Paraméterek alatt válassza ki a DSP sablont és a View az IP-maghoz szeretne
5. A DSP blokkban View, kapcsolja át az órát vagy állítsa vissza az egyes érvényes regisztereket.
6. A Multiply Add vagy Vector Mode 1 esetén kattintson a Chain In multiplexerre a grafikus felhasználói felületen, hogy kiválassza a bemenetet a chainin portról vagy az Ax portról.
7. Kattintson az Összeadás szimbólumra a grafikus felhasználói felületen az összeadás vagy kivonás kiválasztásához.
8. Kattintson a Chain Out multiplexerre a grafikus felhasználói felületen a láncleválasztási port engedélyezéséhez.
9. Kattintson a HDL generálása elemre.
10. Kattintson a Befejezés gombra.

Intel Cyclone 10 GX natív lebegőpontos DSP Intel FPGA IP-paraméterek
1. táblázat Paraméterek

Paraméter	Érték	Alapértelmezett érték	Leírás
DSP sablon	Szorozni Hozzáadás Szorzás Hozzáadás Szorzás Felhalmozás vektor mód 1 Vektor mód 2	Szorozni	Válassza ki a DSP blokk kívánt működési módját. A kiválasztott művelet tükröződik a DSP blokk View.
View	Regisztrálás Engedélyezi a regisztráció törlését	Regisztráció Engedélyezi	Lehetőségek az órajelezési séma kiválasztására vagy a regiszterek visszaállítására view. A kiválasztott művelet tükröződik a DSP blokk View.
folytatás…

Paraméter	Érték	Alapértelmezett érték	Leírás
			Válassza ki Regisztráció Engedélyezi számára DSP blokk View a regiszterek órajel-sémája megjelenítéséhez. Ebben módosíthatja az egyes regiszterek óráit view. Válassza ki Regisztráció törli számára DSP blokk View a regiszterek visszaállítási sémájának megjelenítéséhez. Bekapcsol Single Clear használata a regiszterek visszaállítási sémájának megváltoztatásához.
Single Clear használata	Be vagy ki	Le	Kapcsolja be ezt a paramétert, ha egyetlen visszaállítással szeretné visszaállítani a DSP blokk összes regiszterét. Kapcsolja ki ezt a paramétert, ha különböző reset portokat szeretne használni a regiszterek alaphelyzetbe állításához. Kapcsolja be, hogy a kimeneti regiszteren nulla legyen; kapcsolja ki, hogy a kimeneti regiszter tiszta 0 legyen. Törölje az 0-ot a bemeneti regiszterekhez az aclr[0] jel. Törölje az 1-ot kimeneti és csővezeték-regiszterek használatához aclr[1] jel. Minden bemeneti regiszter aclr[0] reset jelet használ. Minden kimeneti és pipeline regiszter aclr[1] reset jelet használ.
DSP View Tömb.
Chain In Multiplexer (14)	Bekapcsolni kikapcsolni	Letiltás	Kattintson a multiplexerre a láncolás engedélyezéséhez kikötő.
Chain Out multiplexer (12)	letiltsa engedélyezése	Letiltás	Kattintson a multiplexerre a láncolás engedélyezéséhez kikötő.
Összeadó (13)	+ –	+	Kattintson a Vipera szimbólum az összeadás vagy kivonás mód kiválasztásához.
Regisztrálja az órát • ax_clock (2) • ay_clock (3) • az_clock (4) • multi_pipeline_cloc k(5) • ax_chainin_pl_cloc k (7) • adder_input_clock (9) • adder_input_2_clo ck (10) • output_clock (11) • felhalmozott_óra (1) • accum_pipeline_cl ock (6) • accum_adder_cloc k (8)	Egyik sem Óra 0 Óra 1 Óra 2	Óra 0	Bármelyik regiszter megkerüléséhez kapcsolja át a regiszter óráját Egyik sem. Kapcsolja át a regisztrációs órát: •    Óra 0 hogy a clk[0] jelet használja óraforrásként •    Óra 1 hogy a clk[1] jelet használja óraforrásként •    Óra 2 hogy a clk[2] jelet használja óraforrásként Ezeket a beállításokat csak kiválasztásakor módosíthatja Regisztráció Engedélyezi in View paraméter.

1. ábra DSP blokk View

2. táblázat: DSP-sablonok

DSP sablonok	Leírás
Szorozni	Egyszeri precíziós szorzást hajt végre, és a következő egyenletet alkalmazza: • Out = Ay * Az
Hozzáadás	Egyszeri precíziós összeadás vagy kivonás műveletet hajt végre, és a következő egyenleteket alkalmazza: • Out = Ay + Ax • Out = Ay – Ax
Szorzás Összeadás	Ez a mód egyszeri precíziós szorzást, majd összeadási vagy kivonási műveleteket hajt végre, és a következő egyenleteket alkalmazza. • Out = (Ay * Az) – láncin • Out = (Ay * Az) + láncin • Out = (Ay * Az) – Ax • Out = (Ay * Az) + Ax
Szorzás Felhalmoz	Lebegőpontos szorzást végez, majd lebegőpontos összeadást vagy kivonást végez az előző szorzási eredménnyel, és alkalmazza a következő egyenleteket: • Out(t) = [Ay(t) * Az(t)] – Out (t-1) felhalmozódáskor jel magasra van hajtva. • Out(t) = [Ay(t) * Az(t)] + Out (t-1), amikor az akkumulációs port magasra van hajtva. • Out(t) = Ay(t) * Az(t), ha a felhalmozási port alacsony szinten van.
Vektor mód 1	Lebegőpontos szorzást, majd lebegőpontos összeadást vagy kivonást végez az előző változó DSP blokk láncinputjával, és alkalmazza a következő egyenleteket:.
folytatás…

DSP sablonok	Leírás
	• Out = (Ay * Az) – láncin • Out = (Ay * Az) + láncin • Out = (Ay * Az) , kiláncolt = Ax
Vektor mód 2	Lebegőpontos szorzást hajt végre, ahol az IP-mag a szorzás eredményét közvetlenül a kiláncoláshoz táplálja. Az IP mag ezután hozzáadja vagy kivonja az előző változó DSP blokk láncinputját az Ax bemenetből, mint kimeneti eredményből. Ez a mód a következő egyenleteket alkalmazza: • Out = Ax – chainin , chainout = Ay * Az • Out = Ax + chainin , chainout = Ay * Az • Out = Ax , láncolt = Ay * Az

Intel Cyclone 10 GX natív lebegőpontos DSP Intel FPGA IP jelek

2. ábra Intel Cyclone 10 GX natív lebegőpontos DSP Intel FPGA IP jelek
Az ábra az IP mag bemeneti és kimeneti jeleit mutatja.

3. táblázat: Intel Cyclone 10 GX natív lebegőpontos DSP Intel FPGA IP bemeneti jelek

Jel neve	Írja be	Szélesség	Alapértelmezett	Leírás
ax[31:0]	Bemenet	32	Alacsony	Adatbusz bevitele a szorzóba. Elérhető: • Mód hozzáadása • Multiply-Add mód láncindító és kiláncolás nélkül • 1. vektor mód • 2. vektor mód
igen[31:0]	Bemenet	32	Alacsony	Adatbusz bevitele a szorzóba. Minden lebegőpontos üzemmódban elérhető.
az[31:0]	Bemenet	32	Alacsony	Adatbusz bevitele a szorzóba. Elérhető: • Szorzás • Szorzás Összeadás • Multiply Akkumulál • 1. vektor mód • 2. vektor mód
chainin[31:0]	Bemenet	32	Alacsony	Csatlakoztassa ezeket a jeleket az előző lebegőpontos DSP IP mag lánckivágási jeleihez.
clk[2:0]	Bemenet	3	Alacsony	Bemeneti órajelek minden regiszterhez. Ezek az órajelek csak akkor érhetők el, ha valamelyik bemeneti regiszter, csővezeték-regiszter vagy kimeneti regiszter a következőre van állítva. Óra0 or Óra1 or Óra2.
ena[2:0]	Bemenet	3	Magas	Óra engedélyezése a clk[2:0] számára. Ezek a jelek aktívak – Magas. • Az ena[0] a következőre vonatkozik Óra0 • Az ena[1] a következőre vonatkozik Óra1 • Az ena[2] a következőre vonatkozik Óra2
aclr[1:0]	Bemenet	2	Alacsony	Aszinkron tiszta bemeneti jelek minden regiszterhez. Ezek a jelek aktív-magasak. Használat aclr[0] minden bemeneti regiszterhez és felhasználáshoz aclr[1] az összes pipeline és kimeneti regiszterhez.
felhalmozódnak	Bemenet	1	Alacsony	Bemeneti jel az akkumulátor funkció engedélyezéséhez vagy letiltásához. • Aktiválja ezt a jelet, hogy engedélyezze az összeadó kimenetének visszacsatolását. • Szüntesse meg ezt a jelet a visszacsatoló mechanizmus letiltásához. Ezt a jelet futási idő alatt megerősítheti vagy visszavonhatja. Elérhető Multiply Accumulate módban.
kiláncolás[31:0]	Kimenet	32	—	Csatlakoztassa ezeket a jeleket a következő lebegőpontos DSP IP mag láncindító jeleihez.
eredmény[31:0]	Kimenet	32	—	Kimeneti adatbusz az IP magból.

Dokumentum felülvizsgálati előzmények

Változások az Intel Cyclone 10 GX natív lebegőpontos DSP Intel FPGA IP felhasználói kézikönyvében

Dátum	Változat	Változások
2017. november	2017.11.06	Kezdeti kiadás.

Intel Corporation. Minden jog fenntartva. Az Intel, az Intel logó és más Intel védjegyek az Intel Corporation vagy leányvállalatai védjegyei. Az Intel szavatolja FPGA és félvezető termékeinek aktuális specifikációi szerinti teljesítményét, az Intel szabványos garanciájával összhangban, de fenntartja a jogot, hogy bármely terméket és szolgáltatást előzetes értesítés nélkül módosítson. Az Intel nem vállal felelősséget az itt leírt információk, termékek vagy szolgáltatások alkalmazásából vagy használatából eredően, kivéve, ha az Intel kifejezetten írásban beleegyezik. Az Intel ügyfeleinek azt tanácsoljuk, hogy szerezzék be az eszközspecifikációk legfrissebb verzióját, mielőtt bármilyen közzétett információra hagyatkoznának, és mielőtt megrendelnék termékeket vagy szolgáltatásokat. *Más nevek és márkák mások tulajdonát képezhetik.

Dokumentumok / Források

intel Cyclone 10 Native FloatingPoint DSP FPGA IP [pdf] Felhasználói útmutató Cyclone 10 natív lebegőpontos DSP FPGA IP, 10 natív lebegőpontos DSP FPGA IP, natív lebegőpontos DSP FPGA IP, lebegőpontos DSP FPGA IP, DSP FPGA IP, FPGA IP

Hivatkozások

• Felhasználói kézikönyv