intel Cyclone 10 Native FloatingPoint DSP FPGA IP
Intel® Cyclone® 10 GX Native Floating Point DSP Intel® FPGA IP хэрэглэгчийн гарын авлага
Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP-ийн параметрүүдийг тодорхойлох
Өөрийнхөө дизайнд тохирсон IP цөм үүсгэхийн тулд өөр өөр параметрүүдийг сонго.
- Intel® Quartus® Prime Pro Edition дээр Intel Cyclone® 10 GX төхөөрөмжид чиглэсэн шинэ төсөл үүсгээрэй.
- IP каталогоос Library ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP дээр дарна уу.
Intel Cyclone 10 GX Native Floating-Point DSP IP Core IP параметрийн засварлагч нээгдэнэ. - New IP Variation харилцах цонхонд аж ахуйн нэгжийн нэрийг оруулаад OK дарна уу.
- Параметр дотроос DSP загвар болон View Та өөрийн IP цөмийг хүсч байна
- DSP блок дээр View, хүчинтэй бүртгэл бүрийн цагийг солих эсвэл дахин тохируулах.
- Үржүүлэх нэмэх эсвэл вектор горим 1-ийн хувьд GUI дээрх Chain In multiplexer дээр дарж chainin порт эсвэл Ax портоос оролтыг сонгоно уу.
- Нэмэлт эсвэл хасах үйлдлийг сонгохын тулд GUI дээрх Нэмэгч тэмдэг дээр дарна уу.
- Chainout портыг идэвхжүүлэхийн тулд GUI дээрх Chain Out multiplexer дээр дарна уу.
- HDL үүсгэх дээр дарна уу.
- Finish дээр дарна уу.
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP параметрүүд
Хүснэгт 1. Параметрүүд
| Параметр | Үнэ цэнэ | Өгөгдмөл утга | Тодорхойлолт |
| DSP загвар | Үржүүлэх Нэмэх
Үржүүлэх Нэмэх Үржүүлэх Хуримтлуулах Вектор горим 1 Вектор горим 2 |
Үржүүлэх | DSP блокийн хүссэн үйлдлийн горимыг сонгоно уу.
Сонгосон үйлдлийг DSP блок View. |
| View | Бүртгүүлэх нь Бүртгэлийг арилгахыг идэвхжүүлдэг | Бүртгэлийг идэвхжүүлдэг | Цагийн схемийг сонгох эсвэл бүртгэлийн схемийг дахин тохируулах сонголтууд view. Сонгосон үйлдлийг DSP блок View. |
| үргэлжилсэн… | |||
| Параметр | Үнэ цэнэ | Өгөгдмөл утга | Тодорхойлолт |
| Сонго Бүртгэлийг идэвхжүүлдэг төлөө DSP блок View регистрүүдийн цагийн схемийг харуулах. Та энд байгаа регистр бүрийн цагийг өөрчилж болно view.
Сонго Бүртгэлийг арилгах төлөө DSP блок View регистрүүдийг дахин тохируулах схемийг харуулах. Асаах Single Clear ашиглах бүртгэлийг дахин тохируулах схемийг өөрчлөх. |
|||
| Single Clear ашиглах | Асаах эсвэл унтраах | Унтраах | Хэрэв та DSP блок дахь бүх бүртгэлийг дахин тохируулахын тулд нэг удаагийн тохиргоо хийхийг хүсвэл энэ параметрийг асаана уу. Бүртгэлийг дахин тохируулахын тулд өөр өөр портуудыг дахин тохируулахын тулд энэ параметрийг унтраа.
Гаралтын бүртгэл дээр 0-ийг тодорхой болгохын тулд асаах; гаралтын регистрийн 1-ийг тодорхой болгохын тулд унтраа. 0-г арилгах оролтын бүртгэлийн хувьд aclr[0] ашигладаг дохио. 1-г арилгах гаралт ба дамжуулах хоолойн бүртгэлд зориулагдсан aclr[1] дохио. Бүх оролтын регистрүүд aclr[0] дахин тохируулах дохиог ашигладаг. Бүх гаралт болон дамжуулах хоолойн бүртгэлүүд aclr[1] дахин тохируулах дохиог ашигладаг. |
| DSP View Блоклох. | |||
| Гинжит мультиплексер (14) | Идэвхгүйжүүлэлтийг идэвхжүүлнэ үү | Идэвхгүй болгох | Мультиплексор дээр дарж гинжин хэлхээг идэвхжүүлнэ
порт. |
| Chain Out Multiplexer (12) | Идэвхжүүлэх идэвхгүй болгох | Идэвхгүй болгох | Мультиплексор дээр дарж хэлхээг идэвхжүүлнэ
порт. |
| Нэмэгч (13) | +
– |
+ | дээр дарна уу Нэмэгч нэмэх эсвэл хасах горимыг сонгох тэмдэг. |
| Цаг бүртгүүлэх
• сүх_цаг (2) • сарны цаг (3) • az_цаг (4) • олон_хоолойн_цаг k(5) • ax_chainin_pl_cloc k (7) • нэмэгч_оролтын_цаг (9) • нэмэгч_оролтын_2_цаг (10) • гаралтын_цаг (11) • хуримтлуулах_цаг (1) • accum_pipeline_cl ock (6) • хуримтлуулсан_нэмдэг_цаг k (8) |
Байхгүй Цаг 0
Цаг 1 Цаг 2 |
Цаг 0 | Аливаа бүртгэлийг тойрч гарахын тулд регистрийн цагийг асаана уу Байхгүй.
Бүртгэлийн цагийг дараах руу шилжүүлнэ үү: • Цаг 0 clk[0] дохиог цагийн эх үүсвэр болгон ашиглах • Цаг 1 clk[1] дохиог цагийн эх үүсвэр болгон ашиглах • Цаг 2 clk[2] дохиог цагийн эх үүсвэр болгон ашиглах Та эдгээр тохиргоог сонгохдоо л өөрчлөх боломжтой Бүртгэлийг идэвхжүүлдэг in View параметр. |
Зураг 1. DSP блок View
Хүснэгт 2. DSP загварууд
| DSP загварууд | Тодорхойлолт |
| Үржүүлэх | Нэг нарийвчлалтай үржүүлэх үйлдлийг гүйцэтгэх ба дараах тэгшитгэлийг хэрэглэнэ.
• Out = Ay * Az |
| Нэмэх | Нэг нарийвчлалтай нэмэх, хасах үйлдлийг гүйцэтгэх ба дараах тэгшитгэлийг хэрэглэнэ:.
• Out = Ay + Ax • Out = Ay – Ax |
| Үржүүлэх Нэмэх | Энэ горим нь нэг нарийвчлалтай үржүүлэх, дараа нь нэмэх эсвэл хасах үйлдлүүдийг гүйцэтгэх ба дараах тэгшитгэлийг хэрэглэнэ.
• Out = (Ay * Az) – chainin • Out = (Ay * Az) + chainin • Out = (Ay * Az) – Ax • Out = (Ay * Az) + Ax |
| Үржүүлэх Хуримтлуулах | Өмнөх үржүүлгийн үр дүнд хөвөгч цэгийн үржүүлгийн дараа хөвөгч цэгийн нэмэх эсвэл хасах үйлдлийг хийж дараах тэгшитгэлийг хэрэгжүүлнэ.
• Out(t) = [Ay(t) * Az(t)] – Хуримтлах үед гарах (t-1) дохио өндөр хөдөлдөг. • Out(t) = [Ay(t) * Az(t)] + Out (t-1) нь хуримтлагдсан портыг өндөрт хөтлөх үед. • Out(t) = Ay(t) * Az(t) үед хуримтлагдсан порт бага хөтлөнө. |
| Вектор горим 1 | Өмнөх хувьсагчийн DSP блокийн гинжин оролтоор хөвөгч цэгийн үржүүлгийн дараа хөвөгч цэгийн нэмэх буюу хасах үйлдлийг хийж, дараах тэгшитгэлийг хэрэгжүүлнэ:. |
| үргэлжилсэн… | |
| DSP загварууд | Тодорхойлолт |
| • Out = (Ay * Az) – chainin
• Out = (Ay * Az) + chainin • Out = (Ay * Az) , chainout = Ax |
|
| Вектор горим 2 | IP цөм нь үржүүлгийн үр дүнг шууд хэлхээнд нийлүүлдэг хөвөгч цэгийн үржүүлгийг гүйцэтгэдэг. Дараа нь IP цөм нь өмнөх хувьсагчийн DSP блокийн гинжин оролтыг Ax оролтоос гаралтын үр дүнд нэмж эсвэл хасдаг.
Энэ горимд дараах тэгшитгэлүүдийг хэрэглэнэ. • Out = Axe – chainin , chainout = Ay * Az • Out = Ax + chainin , chainout = Ay * Az • Out = Ax , chainout = Ay * Az |
Intel Cyclone 10 GX Native Floating Point DSP Intel FPGA IP дохио
Зураг 2. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP дохио
Зураг нь IP цөмийн оролт, гаралтын дохиог харуулж байна.
Хүснэгт 3. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP оролтын дохио
| Дохионы нэр | Төрөл | Өргөн | Өгөгдмөл | Тодорхойлолт |
| сүх[31:0] | Оруулах | 32 | Бага | Өгөгдлийн автобусыг үржүүлэгч рүү оруулна. Боломжтой:
• Горим нэмэх • Үржүүлэх-Нэмэх горимыг гинжин хэлхээ болон хэлхээний функцгүйгээр • Вектор горим 1 • Вектор горим 2 |
| сар[31:0] | Оруулах | 32 | Бага | Өгөгдлийн автобусыг үржүүлэгч рүү оруулна.
Бүх хөвөгч цэгийн үйлдлийн горимд ашиглах боломжтой. |
| аз[31:0] | Оруулах | 32 | Бага | Өгөгдлийн автобусыг үржүүлэгч рүү оруулна. Боломжтой:
• Үржүүлэх • Үржүүлэх нэмэх • Үржүүлэх Хуримтлуулах • Вектор горим 1 • Вектор горим 2 |
| гинжин[31:0] | Оруулах | 32 | Бага | Эдгээр дохиог өмнөх хөвөх цэгийн DSP IP цөмөөс гинжин хэлхээний дохионуудтай холбоно. |
| clk[2:0] | Оруулах | 3 | Бага | Бүх регистрүүдийн цагны дохиог оруулах.
Эдгээр цагийн дохио нь зөвхөн оролтын бүртгэл, дамжуулах хоолойн бүртгэл эсвэл гаралтын бүртгэлийн аль нэгийг тохируулсан тохиолдолд л боломжтой болно. Цаг0 or Цаг1 or Цаг2. |
| ena[2:0] | Оруулах | 3 | Өндөр | Clk[2:0]-д зориулсан цагийг идэвхжүүлнэ. Эдгээр дохио нь идэвхтэй-Өндөр.
• ena[0] нь зориулагдсан Цаг0 • ena[1] нь зориулагдсан Цаг1 • ena[2] нь зориулагдсан Цаг2 |
| aclr[1:0] | Оруулах | 2 | Бага | Бүх регистрүүдийн асинхрон тодорхой оролтын дохио. Эдгээр дохио нь идэвхтэй-өндөр байна.
Ашиглах aclr[0] бүх оролтын бүртгэл ба ашиглалтын хувьд aclr[1] бүх дамжуулах хоолой ба гаралтын бүртгэлийн хувьд. |
| хуримтлуулах | Оруулах | 1 | Бага | Аккумляторын функцийг идэвхжүүлэх эсвэл идэвхгүй болгох оролтын дохио.
• Санал хүсэлт нэмэгчийн гаралтыг идэвхжүүлэхийн тулд энэ дохиог баталгаажуулна уу. • Санал хүсэлтийн механизмыг идэвхгүй болгохын тулд энэ дохиог хүчингүй болго. Та энэ дохиог ажиллуулах явцад баталгаажуулах эсвэл үгүйсгэх боломжтой. Үржүүлэх хуримтлуулах горимд ашиглах боломжтой. |
| гинжин хэлхээ[31:0] | Гаралт | 32 | — | Эдгээр дохиог дараагийн хөвөгч цэгийн DSP IP цөмийн гинжин дохиотой холбоно. |
| үр дүн[31:0] | Гаралт | 32 | — | IP цөмөөс гаралтын өгөгдлийн автобус. |
Баримт бичгийн засварын түүх
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP хэрэглэгчийн гарын авлагад хийсэн өөрчлөлтүүд
| Огноо | Хувилбар | Өөрчлөлтүүд |
| 2017 оны арваннэгдүгээр сар | 2017.11.06 | Анхны хувилбар. |
Intel корпораци. Бүх эрх хуулиар хамгаалагдсан. Intel, Intel лого болон бусад Intel тэмдэг нь Intel корпораци эсвэл түүний охин компаниудын худалдааны тэмдэг юм. Intel нь өөрийн FPGA болон хагас дамжуулагч бүтээгдэхүүнүүдээ Intel-ийн стандарт баталгааны дагуу одоогийн техникийн үзүүлэлтүүдэд нийцүүлэн ажиллуулах баталгаа өгдөг ч аливаа бүтээгдэхүүн, үйлчилгээнд ямар ч үед мэдэгдэлгүйгээр өөрчлөлт оруулах эрхтэй. Intel нь бичгээр тохиролцсоноос бусад тохиолдолд энд дурдсан аливаа мэдээлэл, бүтээгдэхүүн, үйлчилгээг ашиглах, ашиглахаас үүдэн гарах хариуцлага, хариуцлага хүлээхгүй. Intel-ийн хэрэглэгчид нийтлэгдсэн мэдээлэлд найдах, бүтээгдэхүүн, үйлчилгээний захиалга өгөхөөс өмнө төхөөрөмжийн техникийн үзүүлэлтүүдийн хамгийн сүүлийн хувилбарыг авахыг зөвлөж байна. *Бусад нэр, брэндийг бусдын өмч гэж үзэж болно.
Баримт бичиг / нөөц
 |
intel Cyclone 10 Native FloatingPoint DSP FPGA IP [pdf] Хэрэглэгчийн гарын авлага Cyclone 10 Native FloatingPoint DSP FPGA IP, 10 Native FloatingPoint DSP FPGA IP, Native FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP |
