intel Çip Kimliği FPGA IP Çekirdekleri

Desteklenen her Intel® FPGA'nın benzersiz bir 64 bit çip kimliği vardır. Çip Kimliği Intel FPGA IP çekirdekleri, cihaz tanımlaması için bu çip kimliğini okumanızı sağlar.

İlgili Bilgiler

• Intel FPGA IP Çekirdeklerine Giriş
  • IP çekirdeklerini parametreleştirme, oluşturma, yükseltme ve simüle etme dahil tüm Intel FPGA IP çekirdekleri hakkında genel bilgiler sağlar.
• Birleşik Simülatör Kurulum Komut Dosyası Oluşturma
  • Yazılım veya IP sürümü yükseltmeleri için manuel güncellemeler gerektirmeyen simülasyon komut dosyaları oluşturun.

Cihaz Desteği

IP Çekirdekleri	Desteklenen Cihazlar
Yonga Kimliği Intel Stratix® 10 FPGA IP çekirdeği	Intel Stratix10
Eşsiz Yonga Kimliği Intel Arria® 10 FPGA IP çekirdeği	Intel Arria10
Eşsiz Çip Kimliği Intel Cyclone® 10 GX FPGA IP çekirdeği	Intel Siklon 10 GX
Eşsiz Yonga Kimliği Intel MAX® 10 FPGA IP	Intel MAX 10
Eşsiz Yonga Kimliği Intel FPGA IP çekirdeği	Stratix V Arria V Siklon V

İlgili Bilgiler

• Eşsiz Yonga Kimliği Intel MAX 10 FPGA IP Çekirdeği

Yonga Kimliği Intel Stratix 10 FPGA IP Çekirdeği

• Bu bölümde Chip ID Intel Stratix 10 FPGA IP çekirdeği açıklanmaktadır.

İşlevsel Açıklama

data_valid sinyali, cihazdan hiçbir verinin okunmadığı ilk durumda düşük seviyede başlar. Readid giriş bağlantı noktasına yüksekten düşüğe bir darbe besledikten sonra Chip ID Intel Stratix 10 FPGA IP benzersiz çip kimliğini okur. Okuduktan sonra IP çekirdeği, çıkış bağlantı noktasındaki benzersiz çip kimliği değerinin alınmaya hazır olduğunu belirtmek için data_valid sinyalini onaylar. İşlem yalnızca IP çekirdeğini sıfırladığınızda tekrarlanır. chip_id[63:0] çıkış bağlantı noktası, siz aygıtı yeniden yapılandırana veya IP çekirdeğini sıfırlayana kadar benzersiz yonga kimliğinin değerini tutar.

Not: Çip Kimliği IP çekirdeğini simüle edemezsiniz çünkü IP çekirdeği, SDM'den çip kimliği verileriyle ilgili yanıtı alır. Intel, bu IP çekirdeğini doğrulamak için donanım değerlendirmesi yapmanızı önerir.

Limanlar

Şekil 1: Yonga Kimliği Intel Stratix 10 FPGA IP Çekirdek Bağlantı Noktaları

Tablo 2: Yonga Kimliği Intel Stratix 10 FPGA IP Çekirdek Bağlantı Noktaları Açıklama

Liman	G/Ç	Boyut (Bit)	Tanım
çıngırak	Giriş	1	Saat sinyalini çip kimlik bloğuna besler. Desteklenen maksimum frekans, sistem saatinize eşittir.
sıfırlama	Giriş	1	IP çekirdeğini sıfırlayan senkronize sıfırlama. IP çekirdeğini sıfırlamak için sıfırlama sinyalini en az 10 clkin döngüsü boyunca yüksek tutun.
veri_geçerli	Çıktı	1	Benzersiz çip kimliğinin alınmaya hazır olduğunu gösterir. Sinyal düşükse, IP çekirdeği başlangıç ​​durumundadır veya bir sigorta kimliğinden veri yüklemeye devam etmektedir. IP çekirdeği sinyali onayladıktan sonra, veriler chip_id[63..0] çıkış bağlantı noktasında alınmaya hazırdır.
çip_kimliği	Çıktı	64	İlgili sigorta kimliği konumuna göre benzersiz çip kimliğini gösterir. Veriler, yalnızca IP çekirdeği data_valid sinyalini onayladıktan sonra geçerlidir. Açılıştaki değer 0'a sıfırlanır. chip_id [63:0]çıkış bağlantı noktası, siz aygıtı yeniden yapılandırana veya IP çekirdeğini sıfırlayana kadar benzersiz yonga kimliğinin değerini tutar.
hazır	Giriş	1	Readid sinyali, cihazdan ID değerini okumak için kullanılır. Sinyal değeri 1'den 0'a her değiştiğinde, IP çekirdeği kimlik okuma işlemini tetikler. Kullanılmadığında sinyali 0'a sürmelisiniz. Kimlik okuma işlemini başlatmak için, sinyali en az 3 saat döngüsü boyunca yüksek tutun, ardından aşağı çekin. IP çekirdeği, çip kimliğinin değerini okumaya başlar.

Signal Tap aracılığıyla Chip ID Intel Stratix 10 FPGA IP'ye Erişme

Readid sinyalini değiştirdiğinizde Chip ID Intel Stratix 10 FPGA IP çekirdeği, Intel Stratix 10 aygıtından çip kimliğini okumaya başlar. Çip kimliği hazır olduğunda, Yonga Kimliği Intel Stratix 10 FPGA IP çekirdeği data_valid sinyalini onaylar ve J'yi sonlandırır.TAG erişim.

Not: Benzersiz çip kimliğini okumaya çalışmadan önce, tam çip yapılandırmasının ardından tCD2UM'ye eşdeğer bir gecikmeye izin verin. tCD2UM değeri için ilgili cihaz veri sayfasına bakın.

Çip Kimliğini Sıfırlama Intel Stratix 10 FPGA IP Core

IP çekirdeğini sıfırlamak için, sıfırlama sinyalini en az on saat döngüsü boyunca uygulamalısınız.

Not

1. Intel Stratix 10 aygıtları için, tam çip başlatma işleminden sonra en az tCD2UM olana kadar IP çekirdeğini sıfırlamayın. tCD2UM değeri için ilgili cihaz veri sayfasına bakın.
2. IP çekirdeği somutlaştırma yönergeleri için, Intel Stratix 10 Yapılandırma Kullanıcı Kılavuzu'ndaki Intel Stratix 10 Reset Release IP bölümüne bakmalısınız.

İlgili Bilgiler

Intel Stratix 10 Yapılandırma Kullanıcı Kılavuzu

• Intel Stratix 10 Reset Sürüm IP'si hakkında daha fazla bilgi sağlar.

Yonga Kimliği Intel FPGA IP Çekirdekleri

Bu bölümde aşağıdaki IP çekirdekleri açıklanmaktadır

• Eşsiz Yonga Kimliği Intel Arria 10 FPGA IP çekirdeği
• Eşsiz Yonga Kimliği Intel Cyclone 10 GX FPGA IP çekirdeği
• Eşsiz Yonga Kimliği Intel FPGA IP çekirdeği

İşlevsel Açıklama

data_valid sinyali, cihazdan hiçbir verinin okunmadığı ilk durumda düşük seviyede başlar. Çip Kimliği Intel FPGA IP çekirdeği, clkin giriş bağlantı noktasına bir saat sinyali besledikten sonra benzersiz yonga kimliğini okur. Okuduktan sonra IP çekirdeği, çıkış bağlantı noktasındaki benzersiz çip kimliği değerinin alınmaya hazır olduğunu belirtmek için data_valid sinyalini onaylar. İşlem yalnızca IP çekirdeğini sıfırladığınızda tekrarlanır. chip_id[63:0] çıkış bağlantı noktası, siz aygıtı yeniden yapılandırana veya IP çekirdeğini sıfırlayana kadar benzersiz yonga kimliğinin değerini tutar.

Not: Intel Chip ID IP çekirdeği simülasyon modeline sahip değil files. Intel, bu IP çekirdeğini doğrulamak için donanım değerlendirmesi yapmanızı önerir.

Şekil 2: Yonga Kimliği Intel FPGA IP Çekirdek Bağlantı Noktaları

Tablo 3: Yonga Kimliği Intel FPGA IP Çekirdek Bağlantı Noktaları Açıklama

Liman	G/Ç	Boyut (Bit)	Tanım
çıngırak	Giriş	1	Saat sinyalini çip kimlik bloğuna besler. Desteklenen maksimum frekanslar aşağıdaki gibidir: • Intel Arria 10 ve Intel Cyclone 10 GX için: 30 MHz. • Intel MAX 10, Stratix V, Arria V ve Cyclone V için: 100 MHz.
sıfırlama	Giriş	1	IP çekirdeğini sıfırlayan senkronize sıfırlama. IP çekirdeğini sıfırlamak için sıfırlama sinyalini en az 10 clkin döngüsü(1) boyunca yüksek tutun. chip_id [63:0]çıkış bağlantı noktası, siz aygıtı yeniden yapılandırana veya IP çekirdeğini sıfırlayana kadar benzersiz yonga kimliğinin değerini tutar.
veri_geçerli	Çıktı	1	Benzersiz çip kimliğinin alınmaya hazır olduğunu gösterir. Sinyal düşükse, IP çekirdeği başlangıç ​​durumundadır veya bir sigorta kimliğinden veri yüklemeye devam etmektedir. IP çekirdeği sinyali onayladıktan sonra, veriler chip_id[63..0] çıkış bağlantı noktasında alınmaya hazırdır.
çip_kimliği	Çıktı	64	İlgili sigorta kimliği konumuna göre benzersiz çip kimliğini gösterir. Veriler, yalnızca IP çekirdeği data_valid sinyalini onayladıktan sonra geçerlidir. Açılıştaki değer 0'a sıfırlanır.

Benzersiz Yonga Kimliği Intel Arria 10 FPGA IP'ye ve Benzersiz Yonga Kimliği Intel Cyclone 10 GX FPGA IP'ye Signal Tap aracılığıyla Erişim

Not: J'ye erişen başka sistemleriniz veya IP çekirdekleriniz varsa Intel Arria 10 ve Intel Cyclone 10 GX yonga kimliğine erişilemez.TAG eşzamanlı. eski içinample, Signal Tap II Logic Analyzer, Telsiz Araç Kiti, sistem içi sinyaller veya problar ve SmartVID Denetleyici IP çekirdeği.

Sıfırlama sinyalini değiştirdiğinizde Benzersiz Yonga Kimliği Intel Arria 10 FPGA IP ve Benzersiz Yonga Kimliği Intel Cyclone 10 GX FPGA IP çekirdekleri, Intel Arria 10 veya Intel Cyclone 10 GX cihazından çip kimliğini okumaya başlar. Çip kimliği hazır olduğunda, Benzersiz Yonga Kimliği Intel Arria 10 FPGA IP ve Benzersiz Yonga Kimliği Intel Cyclone 10 GX FPGA IP çekirdekleri data_valid sinyalini onaylar ve J'yi sonlandırır.TAG erişim.

Not: Benzersiz çip kimliğini okumaya çalışmadan önce, tam çip yapılandırmasının ardından tCD2UM'ye eşdeğer bir gecikmeye izin verin. tCD2UM değeri için ilgili cihaz veri sayfasına bakın.

Chip ID Intel FPGA IP Core'u Sıfırlama

IP çekirdeğini sıfırlamak için, sıfırlama sinyalini en az on saat döngüsü boyunca uygulamalısınız. Sıfırlama sinyalini devre dışı bıraktıktan sonra, IP çekirdeği, benzersiz çip kimliğini sigorta kimliği bloğundan yeniden okur. IP çekirdeği, işlemi tamamladıktan sonra data_valid sinyalini onaylar.

Not: Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V ve Cyclone V aygıtları için, tam çip başlatma işleminden sonra en az tCD2UM olana kadar IP çekirdeğini sıfırlamayın. tCD2UM değeri için ilgili cihaz veri sayfasına bakın.

Çip Kimliği Intel FPGA IP Çekirdekleri Kullanıcı Kılavuzu Arşivleri

Bir IP çekirdek sürümü listelenmemişse, önceki IP çekirdek sürümünün kullanım kılavuzu geçerlidir.

IP Çekirdek Sürümü	Kullanıcı Kılavuzu
18.1	Çip Kimliği Intel FPGA IP Çekirdekleri Kullanım Kılavuzu
18.0	Çip Kimliği Intel FPGA IP Çekirdekleri Kullanım Kılavuzu

Yonga Kimliği Intel FPGA IP Çekirdekleri Kullanıcı Kılavuzu için Belge Revizyon Geçmişi

Belge Sürümü	Intel Quartus® İlk Sürüm	Değişiklikler
2022.09.26	20.3	Kaldırıldı Proje Yönetimi En İyi Uygulamaları bağlantı. Güncellendi İşlevsel Açıklama Çip Kimliğinde Intel Stratix 10 FPGA IP Çekirdeği. Güncellendi İşlevsel Açıklama Chip ID Intel FPGA IP Çekirdeklerinde.
2020.10.05	20.3	Tablodaki clkin ve resetports açıklamaları güncellendi: Yonga Kimliği Intel FPGA IP Çekirdek Bağlantı Noktaları Açıklama Intel MAX 10 ayrıntılarını eklemek için. Güncellendi Chip ID Intel FPGA IP Core'u Sıfırlama Intel MAX 10 aygıtı desteğini içerecek bölüm.
2019.05.17	19.1	Güncellendi Çip Kimliğini Sıfırlama Intel Stratix 10 FPGA IP Core IP çekirdeği örnekleme yönergeleriyle ilgili ikinci bir not eklemek için konu.
2019.02.19	18.1	Intel MAX 10 cihazları için destek eklendi IP Çekirdekleri ve Desteklenen Cihazlar masa.
2018.12.24	18.1	eklendi Çip Kimliği Intel FPGA IP Çekirdekleri Kullanıcı Kılavuzu Arşivleri bölüm.  İlgili desteklenen cihazlar hakkında daha fazla ayrıntı sağlamak için belge yeniden yapılandırıldı.
2018.06.08	18.0	Readid bağlantı noktası açıklaması güncellendi. Sıfırlama bağlantı noktası açıklaması güncellendi.
2018.05.07	18.0	Çip Kimliği Intel Stratix 10 FPGA IP IP çekirdeği için readid bağlantı noktası eklendi.

 

Tarih	Sürüm	Değişiklikler
Aralık 2017	2017.12.11	Belge başlığı şu tarihten güncellendi: Altera Unique Chip ID IP Core Kullanım Kılavuzu. Eklendi Cihaz Desteği bölüm.  Birleştirilmiş ve eklenen bilgiler Altera Arria 10 Eşsiz Çip Kimliği IP Çekirdek Kullanıcı Kılavuzu Ve Stratix 10 Benzersiz Çip Kimliği IP Çekirdek Kullanım Kılavuzu. Intel olarak yeniden markalandı. Güncellendi İşlevsel Açıklama. Intel Cyclone 10 GX cihaz desteği eklendi.
Mayıs 2016	2016.05.02	Standart IP temel bilgileri kaldırıldı ve Quartus Prime El Kitabı bağlantısı eklendi. Arria 10 cihaz desteği hakkında güncellenmiş not.
Eylül 2014	2014.09.02	• “Altera Unique Chip ID” IP çekirdeğinin yeni adını yansıtacak şekilde belge başlığı güncellendi.

Tarih	Sürüm	Değişiklikler
Ağustos 2014	2014.08.18	Eski parametre düzenleyici için güncellenmiş parametreleştirme adımları. Bu IP çekirdeğinin Arria 10 tasarımlarını desteklemediğini unutmayın.
Haziran 2014	2014.06.30	MegaWizard Plug-In Manager bilgisi IP Kataloğu ile değiştirildi. IP çekirdeklerinin yükseltilmesi hakkında standart bilgiler eklendi. Standart kurulum ve lisanslama bilgileri eklendi. Eski cihaz destek seviyesi bilgileri kaldırıldı. IP çekirdek cihaz desteği artık IP Kataloğu ve parametre düzenleyicide mevcuttur.
Eylül 2013	2013.09.20	"Bir FPGA cihazının çip kimliğini edinme" ifadesinin "Bir FPGA cihazının benzersiz çip kimliğini edinme" olarak yeniden ifade edilmesi için güncellendi
Mayıs 2013	1.0	İlk sürüm.

Geri bildirim gönder

Belgeler / Kaynaklar

intel Çip Kimliği FPGA IP Çekirdekleri [pdf] Kullanıcı Kılavuzu Çip Kimliği FPGA IP Çekirdekleri, Çip Kimliği, FPGA IP Çekirdekleri, IP Çekirdekleri

Referanslar

• Kullanıcı Kılavuzu