intel ਚੱਕਰਵਾਤ 10 ਨੇਟਿਵ ਫਲੋਟਿੰਗਪੁਆਇੰਟ DSP FPGA IP

Intel® Cyclone® 10 GX ਨੇਟਿਵ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ DSP Intel® FPGA IP ਯੂਜ਼ਰ ਗਾਈਡ

Intel® Cyclone® 10 GX ਨੇਟਿਵ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ DSP Intel® FPGA IP ਨੂੰ ਪੈਰਾਮੀਟਰਾਈਜ਼ ਕਰਨਾ

ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਲਈ ਢੁਕਵਾਂ ਇੱਕ IP ਕੋਰ ਬਣਾਉਣ ਲਈ ਵੱਖ-ਵੱਖ ਮਾਪਦੰਡ ਚੁਣੋ।

1. Intel® Quartus® Prime Pro ਐਡੀਸ਼ਨ ਵਿੱਚ, ਇੱਕ ਨਵਾਂ ਪ੍ਰੋਜੈਕਟ ਬਣਾਓ ਜੋ ਇੱਕ Intel Cyclone® 10 GX ਡਿਵਾਈਸ ਨੂੰ ਨਿਸ਼ਾਨਾ ਬਣਾਉਂਦਾ ਹੈ।
2. IP ਕੈਟਾਲਾਗ ਵਿੱਚ, ਲਾਇਬ੍ਰੇਰੀ ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX ਨੇਟਿਵ ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ DSP 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
   Intel Cyclone 10 GX ਨੇਟਿਵ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ DSP IP ਕੋਰ IP ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਖੁੱਲ੍ਹਦਾ ਹੈ।
3. ਨਵੇਂ ਆਈਪੀ ਪਰਿਵਰਤਨ ਡਾਇਲਾਗ ਬਾਕਸ ਵਿੱਚ, ਇੱਕ ਇਕਾਈ ਦਾ ਨਾਮ ਦਰਜ ਕਰੋ ਅਤੇ ਠੀਕ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
4. ਪੈਰਾਮੀਟਰਾਂ ਦੇ ਤਹਿਤ, ਡੀਐਸਪੀ ਟੈਂਪਲੇਟ ਚੁਣੋ ਅਤੇ View ਤੁਸੀਂ ਆਪਣੇ IP ਕੋਰ ਲਈ ਚਾਹੁੰਦੇ ਹੋ
5. ਡੀ.ਐਸ.ਪੀ ਬਲਾਕ ਵਿੱਚ ਏ View, ਘੜੀ ਨੂੰ ਟੌਗਲ ਕਰੋ ਜਾਂ ਹਰੇਕ ਵੈਧ ਰਜਿਸਟਰ ਨੂੰ ਰੀਸੈਟ ਕਰੋ।
6. ਗੁਣਾ ਐਡ ਜਾਂ ਵੈਕਟਰ ਮੋਡ 1 ਲਈ, ਚੇਨ ਪੋਰਟ ਜਾਂ ਐਕਸ ਪੋਰਟ ਤੋਂ ਇਨਪੁਟ ਦੀ ਚੋਣ ਕਰਨ ਲਈ GUI ਵਿੱਚ ਚੇਨ ਇਨ ਮਲਟੀਪਲੈਕਸਰ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
7. ਜੋੜ ਜਾਂ ਘਟਾਓ ਦੀ ਚੋਣ ਕਰਨ ਲਈ GUI ਵਿੱਚ Adder ਚਿੰਨ੍ਹ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
8. ਚੇਨਆਊਟ ਪੋਰਟ ਨੂੰ ਸਮਰੱਥ ਕਰਨ ਲਈ GUI ਵਿੱਚ ਚੇਨ ਆਊਟ ਮਲਟੀਪਲੈਕਸਰ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
9. ਕਲਿੱਕ ਕਰੋ ਐਚਡੀਐਲ ਬਣਾਓ.
10. ਸਮਾਪਤ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।

Intel Cyclone 10 GX ਨੇਟਿਵ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ DSP Intel FPGA IP ਪੈਰਾਮੀਟਰ
ਸਾਰਣੀ 1. ਪੈਰਾਮੀਟਰ

ਪੈਰਾਮੀਟਰ	ਮੁੱਲ	ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ	ਵਰਣਨ
ਡੀਐਸਪੀ ਟੈਂਪਲੇਟ	ਗੁਣਾ ਸ਼ਾਮਲ ਕਰੋ ਗੁਣਾ ਜੋੜੋ ਗੁਣਾ ਇਕੱਤਰ ਕਰੋ ਵੈਕਟਰ ਮੋਡ 1 ਵੈਕਟਰ ਮੋਡ 2	ਗੁਣਾ	ਡੀਐਸਪੀ ਬਲਾਕ ਲਈ ਲੋੜੀਂਦਾ ਸੰਚਾਲਨ ਮੋਡ ਚੁਣੋ। ਚੁਣਿਆ ਹੋਇਆ ਓਪਰੇਸ਼ਨ ਵਿੱਚ ਪ੍ਰਤੀਬਿੰਬਿਤ ਹੁੰਦਾ ਹੈ ਡੀ.ਐਸ.ਪੀ ਬਲਾਕ View.
View	ਰਜਿਸਟਰ ਰਜਿਸਟਰ ਕਲੀਅਰਾਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ	ਰਜਿਸਟਰ ਯੋਗ ਕਰਦਾ ਹੈ	ਕਲੌਕਿੰਗ ਸਕੀਮ ਜਾਂ ਰਜਿਸਟਰਾਂ ਲਈ ਰੀਸੈਟ ਸਕੀਮ ਦੀ ਚੋਣ ਕਰਨ ਦੇ ਵਿਕਲਪ view. ਚੁਣਿਆ ਹੋਇਆ ਓਪਰੇਸ਼ਨ ਵਿੱਚ ਪ੍ਰਤੀਬਿੰਬਿਤ ਹੁੰਦਾ ਹੈ ਡੀ.ਐਸ.ਪੀ ਬਲਾਕ View.
ਜਾਰੀ…

ਪੈਰਾਮੀਟਰ	ਮੁੱਲ	ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ	ਵਰਣਨ
			ਚੁਣੋ ਰਜਿਸਟਰ ਯੋਗ ਕਰਦਾ ਹੈ ਲਈ ਡੀ.ਐਸ.ਪੀ ਬਲਾਕ View ਰਜਿਸਟਰ ਕਲੌਕਿੰਗ ਸਕੀਮ ਦਿਖਾਉਣ ਲਈ। ਤੁਸੀਂ ਇਸ ਵਿੱਚ ਹਰੇਕ ਰਜਿਸਟਰ ਲਈ ਘੜੀਆਂ ਬਦਲ ਸਕਦੇ ਹੋ view. ਚੁਣੋ ਕਲੀਅਰ ਰਜਿਸਟਰ ਕਰੋ ਲਈ ਡੀ.ਐਸ.ਪੀ ਬਲਾਕ View ਰਜਿਸਟਰ ਰੀਸੈਟ ਸਕੀਮ ਦਿਖਾਉਣ ਲਈ। ਚਾਲੂ ਕਰੋ ਸਿੰਗਲ ਕਲੀਅਰ ਦੀ ਵਰਤੋਂ ਕਰੋ ਰਜਿਸਟਰ ਰੀਸੈਟ ਸਕੀਮ ਨੂੰ ਬਦਲਣ ਲਈ।
ਸਿੰਗਲ ਕਲੀਅਰ ਦੀ ਵਰਤੋਂ ਕਰੋ	ਚਾਲੂ ਜਾਂ ਬੰਦ	ਬੰਦ	ਇਸ ਪੈਰਾਮੀਟਰ ਨੂੰ ਚਾਲੂ ਕਰੋ ਜੇਕਰ ਤੁਸੀਂ ਡੀਐਸਪੀ ਬਲਾਕ ਵਿੱਚ ਸਾਰੇ ਰਜਿਸਟਰਾਂ ਨੂੰ ਰੀਸੈਟ ਕਰਨ ਲਈ ਇੱਕ ਸਿੰਗਲ ਰੀਸੈਟ ਚਾਹੁੰਦੇ ਹੋ। ਰਜਿਸਟਰਾਂ ਨੂੰ ਰੀਸੈਟ ਕਰਨ ਲਈ ਵੱਖ-ਵੱਖ ਰੀਸੈਟ ਪੋਰਟਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ ਇਸ ਪੈਰਾਮੀਟਰ ਨੂੰ ਬੰਦ ਕਰੋ। ਆਉਟਪੁੱਟ ਰਜਿਸਟਰ 'ਤੇ ਸਪੱਸ਼ਟ 0 ਲਈ ਚਾਲੂ ਕਰੋ; ਆਉਟਪੁੱਟ ਰਜਿਸਟਰ 'ਤੇ ਸਾਫ 1 ਲਈ ਬੰਦ ਕਰੋ। ਸਾਫ਼ 0 ਇਨਪੁਟ ਰਜਿਸਟਰਾਂ ਲਈ aclr[0] ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ ਸਿਗਨਲ ਸਾਫ਼ 1 ਆਉਟਪੁੱਟ ਅਤੇ ਪਾਈਪਲਾਈਨ ਰਜਿਸਟਰਾਂ ਦੀ ਵਰਤੋਂ ਲਈ aclr[1] ਸਿਗਨਲ। ਸਾਰੇ ਇਨਪੁਟ ਰਜਿਸਟਰ aclr[0] ਰੀਸੈਟ ਸਿਗਨਲ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ। ਸਾਰੇ ਆਉਟਪੁੱਟ ਅਤੇ ਪਾਈਪਲਾਈਨ ਰਜਿਸਟਰ aclr[1] ਰੀਸੈਟ ਸਿਗਨਲ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ।
ਡੀ.ਐਸ.ਪੀ View ਬਲਾਕ.
ਮਲਟੀਪਲੈਕਸਰ ਵਿੱਚ ਚੇਨ (14)	ਅਯੋਗ ਨੂੰ ਯੋਗ	ਅਸਮਰੱਥ	ਚੇਨਿਨ ਨੂੰ ਸਮਰੱਥ ਕਰਨ ਲਈ ਮਲਟੀਪਲੈਕਸਰ 'ਤੇ ਕਲਿੱਕ ਕਰੋ ਪੋਰਟ
ਚੇਨ ਆਊਟ ਮਲਟੀਪਲੈਕਸਰ (12)	ਨੂੰ ਯੋਗ ਆਯੋਗ ਕਰੋ	ਅਸਮਰੱਥ	ਚੇਨਆਊਟ ਨੂੰ ਸਮਰੱਥ ਕਰਨ ਲਈ ਮਲਟੀਪਲੈਕਸਰ 'ਤੇ ਕਲਿੱਕ ਕਰੋ ਪੋਰਟ
ਜੋੜਨ ਵਾਲਾ (13)	+ –	+	'ਤੇ ਕਲਿੱਕ ਕਰੋ ਜੋੜਨ ਵਾਲਾ ਜੋੜ ਜਾਂ ਘਟਾਓ ਮੋਡ ਨੂੰ ਚੁਣਨ ਲਈ ਚਿੰਨ੍ਹ।
ਘੜੀ ਰਜਿਸਟਰ ਕਰੋ • ਕੁਹਾੜੀ_ਘੜੀ (2) • ay_clock (3) • az_clock (4) • mult_pipeline_clock k(5) • ax_chainin_pl_clock k (7) • adder_input_clock (9) • adder_input_2_clo ck (10) • ਆਉਟਪੁੱਟ_ਘੜੀ (11) • accumulate_clock (1) • accum_pipeline_cl ock (6) • accum_adder_clock k (8)	ਕੋਈ ਨਹੀਂ ਘੜੀ 0 ਘੜੀ 1 ਘੜੀ 2	ਘੜੀ 0	ਕਿਸੇ ਵੀ ਰਜਿਸਟਰ ਨੂੰ ਬਾਈਪਾਸ ਕਰਨ ਲਈ, ਰਜਿਸਟਰ ਦੀ ਘੜੀ ਨੂੰ ਟੌਗਲ ਕਰੋ ਕੋਈ ਨਹੀਂ. ਰਜਿਸਟਰ ਘੜੀ ਨੂੰ ਇਸ 'ਤੇ ਟੌਗਲ ਕਰੋ: •    ਘੜੀ 0 clk[0] ਸਿਗਨਲ ਨੂੰ ਕਲਾਕ ਸਰੋਤ ਵਜੋਂ ਵਰਤਣ ਲਈ •    ਘੜੀ 1 clk[1] ਸਿਗਨਲ ਨੂੰ ਕਲਾਕ ਸਰੋਤ ਵਜੋਂ ਵਰਤਣ ਲਈ •    ਘੜੀ 2 clk[2] ਸਿਗਨਲ ਨੂੰ ਕਲਾਕ ਸਰੋਤ ਵਜੋਂ ਵਰਤਣ ਲਈ ਤੁਸੀਂ ਇਹਨਾਂ ਸੈਟਿੰਗਾਂ ਨੂੰ ਸਿਰਫ਼ ਉਦੋਂ ਹੀ ਬਦਲ ਸਕਦੇ ਹੋ ਜਦੋਂ ਤੁਸੀਂ ਚੁਣਦੇ ਹੋ ਰਜਿਸਟਰ ਯੋਗ ਕਰਦਾ ਹੈ in View ਪੈਰਾਮੀਟਰ।

ਚਿੱਤਰ 1. ਡੀਐਸਪੀ ਬਲਾਕ View

ਸਾਰਣੀ 2. ਡੀਐਸਪੀ ਟੈਂਪਲੇਟਸ

ਡੀਐਸਪੀ ਟੈਂਪਲੇਟਸ	ਵਰਣਨ
ਗੁਣਾ	ਸਿੰਗਲ ਸ਼ੁੱਧਤਾ ਗੁਣਾ ਕਾਰਜ ਕਰਦਾ ਹੈ ਅਤੇ ਹੇਠ ਦਿੱਤੀ ਸਮੀਕਰਨ ਲਾਗੂ ਕਰਦਾ ਹੈ: • ਬਾਹਰ = ਅਯ * ਅਜ਼
ਸ਼ਾਮਲ ਕਰੋ	ਸਿੰਗਲ ਸ਼ੁੱਧਤਾ ਜੋੜ ਜਾਂ ਘਟਾਓ ਕਾਰਜ ਕਰਦਾ ਹੈ ਅਤੇ ਹੇਠ ਲਿਖੀਆਂ ਸਮੀਕਰਨਾਂ ਨੂੰ ਲਾਗੂ ਕਰਦਾ ਹੈ:. • ਬਾਹਰ = ਅਯ + ਕੁਹਾੜਾ • ਬਾਹਰ = ਅਯ - ਕੁਹਾੜਾ
ਗੁਣਾ ਜੋੜੋ	ਇਹ ਮੋਡ ਸਿੰਗਲ ਸ਼ੁੱਧਤਾ ਗੁਣਾ ਕਰਦਾ ਹੈ, ਇਸ ਤੋਂ ਬਾਅਦ ਜੋੜ ਜਾਂ ਘਟਾਓ ਦੀਆਂ ਕਾਰਵਾਈਆਂ ਕਰਦਾ ਹੈ ਅਤੇ ਹੇਠ ਲਿਖੀਆਂ ਸਮੀਕਰਨਾਂ ਨੂੰ ਲਾਗੂ ਕਰਦਾ ਹੈ। • ਬਾਹਰ = (Ay * Az) - ਚੇਨਿਨ • ਬਾਹਰ = (ਅਯ * ਅਜ਼) + ਚੇਨਿਨ • ਬਾਹਰ = (Ay * Az) - ਕੁਹਾੜਾ • ਬਾਹਰ = (Ay * Az) + Ax
ਗੁਣਾ ਇਕੱਠਾ ਕਰੋ	ਪਿਛਲੇ ਗੁਣਾ ਦੇ ਨਤੀਜੇ ਦੇ ਨਾਲ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ ਜੋੜ ਜਾਂ ਘਟਾਓ ਦੇ ਬਾਅਦ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ ਗੁਣਾ ਕਰਦਾ ਹੈ ਅਤੇ ਹੇਠਾਂ ਦਿੱਤੇ ਸਮੀਕਰਨਾਂ ਨੂੰ ਲਾਗੂ ਕਰਦਾ ਹੈ: • Out(t) = [Ay(t) * Az(t)] - ਆਊਟ (t-1) ਜਦੋਂ ਇਕੱਠਾ ਹੁੰਦਾ ਹੈ ਸਿਗਨਲ ਉੱਚਾ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ। • Out(t) = [Ay(t) * Az(t)] + ਆਉਟ (t-1) ਜਦੋਂ ਇਕੱਠਾ ਪੋਰਟ ਉੱਚਾ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ। • ਆਊਟ(t) = Ay(t) * Az(t) ਜਦੋਂ ਇਕੱਠਾ ਪੋਰਟ ਘੱਟ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ।
ਵੈਕਟਰ ਮੋਡ 1	ਪਿਛਲੇ ਵੇਰੀਏਬਲ DSP ਬਲਾਕ ਤੋਂ ਚੇਨਿਨ ਇੰਪੁੱਟ ਦੇ ਨਾਲ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ ਜੋੜ ਜਾਂ ਘਟਾਓ ਦੇ ਬਾਅਦ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ ਗੁਣਾ ਕਰਦਾ ਹੈ ਅਤੇ ਹੇਠਾਂ ਦਿੱਤੇ ਸਮੀਕਰਨਾਂ ਨੂੰ ਲਾਗੂ ਕਰਦਾ ਹੈ:
ਜਾਰੀ…

ਡੀਐਸਪੀ ਟੈਂਪਲੇਟਸ	ਵਰਣਨ
	• ਬਾਹਰ = (Ay * Az) - ਚੇਨਿਨ • ਬਾਹਰ = (ਅਯ * ਅਜ਼) + ਚੇਨਿਨ • ਬਾਹਰ = (Ay * Az), ਚੇਨਆਊਟ = Ax
ਵੈਕਟਰ ਮੋਡ 2	ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ ਗੁਣਾ ਕਰਦਾ ਹੈ ਜਿੱਥੇ IP ਕੋਰ ਗੁਣਾ ਦੇ ਨਤੀਜੇ ਨੂੰ ਫੀਡ ਕਰਦਾ ਹੈ ਸਿੱਧਾ ਚੇਨਆਉਟ ਹੁੰਦਾ ਹੈ। IP ਕੋਰ ਫਿਰ ਆਉਟਪੁੱਟ ਨਤੀਜੇ ਵਜੋਂ ਇਨਪੁਟ ਐਕਸ ਤੋਂ ਪਿਛਲੇ ਵੇਰੀਏਬਲ DSP ਬਲਾਕ ਤੋਂ ਚੇਨਿਨ ਇਨਪੁਟ ਨੂੰ ਜੋੜਦਾ ਜਾਂ ਘਟਾਉਂਦਾ ਹੈ। ਇਹ ਮੋਡ ਹੇਠ ਲਿਖੇ ਸਮੀਕਰਨਾਂ ਨੂੰ ਲਾਗੂ ਕਰਦਾ ਹੈ: • ਆਊਟ = ਕੁਹਾੜੀ - ਚੇਨਿਨ , ਚੇਨਆਊਟ = Ay * Az • ਆਊਟ = Ax + chainin , chainout = Ay * Az • ਬਾਹਰ = ਕੁਹਾੜੀ , ਚੇਨਆਊਟ = Ay * Az

ਇੰਟੇਲ ਚੱਕਰਵਾਤ 10 ਜੀਐਕਸ ਨੇਟਿਵ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ ਡੀਐਸਪੀ ਇੰਟੇਲ ਐਫਪੀਜੀਏ ਆਈਪੀ ਸਿਗਨਲ

ਚਿੱਤਰ 2. ਇੰਟੇਲ ਚੱਕਰਵਾਤ 10 ਜੀਐਕਸ ਨੇਟਿਵ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ ਡੀਐਸਪੀ ਇੰਟੇਲ ਐਫਪੀਜੀਏ ਆਈਪੀ ਸਿਗਨਲ
ਚਿੱਤਰ IP ਕੋਰ ਦੇ ਇੰਪੁੱਟ ਅਤੇ ਆਉਟਪੁੱਟ ਸਿਗਨਲ ਦਿਖਾਉਂਦਾ ਹੈ।

ਸਾਰਣੀ 3. ਇੰਟੇਲ ਚੱਕਰਵਾਤ 10 ਜੀਐਕਸ ਨੇਟਿਵ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ ਡੀਐਸਪੀ ਇੰਟੇਲ ਐਫਪੀਜੀਏ ਆਈਪੀ ਇਨਪੁਟ ਸਿਗਨਲ

ਸਿਗਨਲ ਦਾ ਨਾਮ	ਟਾਈਪ ਕਰੋ	ਚੌੜਾਈ	ਡਿਫਾਲਟ	ਵਰਣਨ
ਕੁਹਾੜਾ [31:0]	ਇੰਪੁੱਟ	32	ਘੱਟ	ਗੁਣਕ ਨੂੰ ਡਾਟਾ ਬੱਸ ਇਨਪੁਟ ਕਰੋ। ਇਸ ਵਿੱਚ ਉਪਲਬਧ: • ਮੋਡ ਸ਼ਾਮਲ ਕਰੋ • ਚੇਨਿਨ ਅਤੇ ਚੇਨਆਊਟ ਵਿਸ਼ੇਸ਼ਤਾ ਤੋਂ ਬਿਨਾਂ ਗੁਣਾ-ਜੋੜੋ ਮੋਡ • ਵੈਕਟਰ ਮੋਡ 1 • ਵੈਕਟਰ ਮੋਡ 2
ਐ [31:0]	ਇੰਪੁੱਟ	32	ਘੱਟ	ਗੁਣਕ ਨੂੰ ਡਾਟਾ ਬੱਸ ਇਨਪੁਟ ਕਰੋ। ਸਾਰੇ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ ਓਪਰੇਸ਼ਨਲ ਮੋਡਾਂ ਵਿੱਚ ਉਪਲਬਧ ਹੈ।
az[31:0]	ਇੰਪੁੱਟ	32	ਘੱਟ	ਗੁਣਕ ਨੂੰ ਡਾਟਾ ਬੱਸ ਇਨਪੁਟ ਕਰੋ। ਇਸ ਵਿੱਚ ਉਪਲਬਧ: • ਗੁਣਾ ਕਰੋ • ਗੁਣਾ ਜੋੜੋ • ਗੁਣਾ ਇਕੱਠਾ ਕਰੋ • ਵੈਕਟਰ ਮੋਡ 1 • ਵੈਕਟਰ ਮੋਡ 2
ਚੇਨਿਨ [31:0]	ਇੰਪੁੱਟ	32	ਘੱਟ	ਇਹਨਾਂ ਸਿਗਨਲਾਂ ਨੂੰ ਪਿਛਲੇ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ DSP IP ਕੋਰ ਤੋਂ ਚੇਨਆਊਟ ਸਿਗਨਲਾਂ ਨਾਲ ਕਨੈਕਟ ਕਰੋ।
clk[2:0]	ਇੰਪੁੱਟ	3	ਘੱਟ	ਸਾਰੇ ਰਜਿਸਟਰਾਂ ਲਈ ਇਨਪੁਟ ਕਲਾਕ ਸਿਗਨਲ। ਇਹ ਘੜੀ ਸਿਗਨਲ ਤਾਂ ਹੀ ਉਪਲਬਧ ਹੁੰਦੇ ਹਨ ਜੇਕਰ ਕੋਈ ਵੀ ਇਨਪੁਟ ਰਜਿਸਟਰ, ਪਾਈਪਲਾਈਨ ਰਜਿਸਟਰ, ਜਾਂ ਆਉਟਪੁੱਟ ਰਜਿਸਟਰ ਨੂੰ ਸੈੱਟ ਕੀਤਾ ਗਿਆ ਹੈ ਘੜੀ 0 or ਘੜੀ 1 or ਘੜੀ 2.
ਏਨਾ [2:0]	ਇੰਪੁੱਟ	3	ਉੱਚ	clk[2:0] ਲਈ ਘੜੀ ਸਮਰੱਥ। ਇਹ ਸਿਗਨਲ ਸਰਗਰਮ-ਉੱਚ ਹਨ। • ena[0] ਲਈ ਹੈ ਘੜੀ 0 • ena[1] ਲਈ ਹੈ ਘੜੀ 1 • ena[2] ਲਈ ਹੈ ਘੜੀ 2
aclr[1:0]	ਇੰਪੁੱਟ	2	ਘੱਟ	ਸਾਰੇ ਰਜਿਸਟਰਾਂ ਲਈ ਅਸਿੰਕ੍ਰੋਨਸ ਸਪਸ਼ਟ ਇਨਪੁਟ ਸਿਗਨਲ। ਇਹ ਸਿਗਨਲ ਸਰਗਰਮ-ਉੱਚ ਹਨ. ਵਰਤੋ aclr[0] ਸਾਰੇ ਇੰਪੁੱਟ ਰਜਿਸਟਰਾਂ ਅਤੇ ਵਰਤੋਂ ਲਈ aclr[1] ਸਾਰੀਆਂ ਪਾਈਪਲਾਈਨ ਅਤੇ ਆਉਟਪੁੱਟ ਰਜਿਸਟਰਾਂ ਲਈ।
ਇਕੱਠਾ ਕਰਨਾ	ਇੰਪੁੱਟ	1	ਘੱਟ	ਸੰਚਾਈ ਵਿਸ਼ੇਸ਼ਤਾ ਨੂੰ ਸਮਰੱਥ ਜਾਂ ਅਯੋਗ ਕਰਨ ਲਈ ਇਨਪੁਟ ਸਿਗਨਲ। • ਐਡਰ ਦੇ ਆਉਟਪੁੱਟ ਨੂੰ ਫੀਡਬੈਕ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਣ ਲਈ ਇਸ ਸਿਗਨਲ 'ਤੇ ਜ਼ੋਰ ਦਿਓ। • ਫੀਡਬੈਕ ਵਿਧੀ ਨੂੰ ਅਸਮਰੱਥ ਬਣਾਉਣ ਲਈ ਇਸ ਸਿਗਨਲ ਨੂੰ ਡੀ-ਐਸਰਟ ਕਰੋ। ਤੁਸੀਂ ਰਨ-ਟਾਈਮ ਦੌਰਾਨ ਇਸ ਸਿਗਨਲ ਦਾ ਦਾਅਵਾ ਕਰ ਸਕਦੇ ਹੋ ਜਾਂ ਡੀ-ਐਸਰਟ ਕਰ ਸਕਦੇ ਹੋ। ਗੁਣਾ ਇਕੱਤਰ ਮੋਡ ਵਿੱਚ ਉਪਲਬਧ ਹੈ।
ਚੇਨਆਊਟ[31:0]	ਆਉਟਪੁੱਟ	32	—	ਇਹਨਾਂ ਸਿਗਨਲਾਂ ਨੂੰ ਅਗਲੇ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ DSP IP ਕੋਰ ਦੇ ਚੇਨਿਨ ਸਿਗਨਲਾਂ ਨਾਲ ਕਨੈਕਟ ਕਰੋ।
ਨਤੀਜਾ[31:0]	ਆਉਟਪੁੱਟ	32	—	IP ਕੋਰ ਤੋਂ ਆਉਟਪੁੱਟ ਡੇਟਾ ਬੱਸ।

ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ

Intel Cyclone 10 GX ਨੇਟਿਵ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ DSP Intel FPGA IP ਯੂਜ਼ਰ ਗਾਈਡ ਵਿੱਚ ਬਦਲਾਅ

ਮਿਤੀ	ਸੰਸਕਰਣ	ਤਬਦੀਲੀਆਂ
ਨਵੰਬਰ 2017	2017.11.06	ਸ਼ੁਰੂਆਤੀ ਰੀਲੀਜ਼।

ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। *ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

intel ਚੱਕਰਵਾਤ 10 ਨੇਟਿਵ ਫਲੋਟਿੰਗਪੁਆਇੰਟ DSP FPGA IP [pdf] ਯੂਜ਼ਰ ਗਾਈਡ ਚੱਕਰਵਾਤ 10 ਨੇਟਿਵ ਫਲੋਟਿੰਗਪੁਆਇੰਟ ਡੀਐਸਪੀ ਐਫਪੀਜੀਏ ਆਈਪੀ, 10 ਨੇਟਿਵ ਫਲੋਟਿੰਗਪੁਆਇੰਟ ਡੀਐਸਪੀ ਐਫਪੀਜੀਏ ਆਈਪੀ, ਨੇਟਿਵ ਫਲੋਟਿੰਗਪੁਆਇੰਟ ਡੀਐਸਪੀ ਐਫਪੀਜੀਏ ਆਈਪੀ, ਫਲੋਟਿੰਗਪੁਆਇੰਟ ਡੀਐਸਪੀ ਐਫਪੀਜੀਏ ਆਈਪੀ, ਡੀਐਸਪੀ ਐਫਪੀਜੀਏ ਆਈਪੀ, ਐਫਪੀਜੀਏ ਆਈਪੀ

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ