انٽيل سائڪلون 10 اصلي فلوٽنگ پوائنٽ ڊي ايس پي FPGA IP

Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP يوزر گائيڊ

Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP جو اندازو لڳائڻ

توهان جي ڊيزائن لاءِ مناسب IP ڪور ٺاهڻ لاءِ مختلف پيٽرولر چونڊيو.

1. Intel® Quartus® Prime Pro Edition، هڪ نئون منصوبو ٺاهيو جيڪو هڪ Intel Cyclone® 10 GX ڊوائيس کي نشانو بڻائيندو.
2. IP Catalog ۾، ڪلڪ ڪريو لائبريري ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP.
   Intel Cyclone 10 GX Native Floating-Point DSP IP ڪور IP پيٽرولر ايڊيٽر کوليو.
3. نئين IP تبديلي ڊائلاگ باڪس ۾، هڪ اداري جو نالو داخل ڪريو ۽ ٺيڪ تي ڪلڪ ڪريو.
4. پيرا ميٽرز جي تحت، ڊي ايس پي ٽيمپليٽ چونڊيو ۽ View توهان پنهنجي IP ڪور لاءِ چاهيو ٿا
5. ڊي ايس پي بلاڪ ۾ View، هر صحيح رجسٽر جي گھڙي کي ٽوگل ڪريو يا ري سيٽ ڪريو.
6. ملٽي پلائي ايڊڊ يا ویکٹر موڊ 1 لاءِ، چينن پورٽ يا ايڪس پورٽ مان انپٽ چونڊڻ لاءِ GUI ۾ Chain In Multixer تي ڪلڪ ڪريو.
7. شامل ڪرڻ يا گھٽائڻ لاءِ GUI ۾ Adder جي علامت تي ڪلڪ ڪريو.
8. چين آئوٽ پورٽ کي فعال ڪرڻ لاءِ GUI ۾ چين آئوٽ ملٽي پلڪسر تي ڪلڪ ڪريو.
9. ڪلڪ ڪريو HDL ٺاھيو.
10. ڪلڪ ڪريو ختم.

Intel Cyclone 10 GX اصلي فلوٽنگ پوائنٽ DSP Intel FPGA IP پيٽرول
جدول 1. پيرا ميٽر

پيرا ميٽر	قدر	ڊفالٽ قدر	وصف
ڊي ايس پي سانچو	ضرب شامل ڪريو ضرب شامل ڪريو ضرب جمع ویکٹر موڊ 1 ویکٹر موڊ 2	ضرب	ڊي ايس پي بلاڪ لاء گهربل آپريشنل موڊ چونڊيو. منتخب ٿيل آپريشن ۾ ظاهر ٿئي ٿو ڊي ايس پي بلاڪ View.
View	رجسٽر کي فعال ڪري ٿو رجسٽر صاف ڪرڻ	Register Enables	ڪليڪنگ اسڪيم چونڊڻ يا رجسٽرز لاءِ اسڪيم ري سيٽ ڪرڻ جا اختيار view. منتخب ٿيل آپريشن ۾ ظاهر ٿئي ٿو ڊي ايس پي بلاڪ View.
جاري رهيو…

پيرا ميٽر	قدر	ڊفالٽ قدر	وصف
			چونڊيو Register Enables لاءِ ڊي ايس پي بلاڪ View رجسٽري ڪلاڪنگ اسڪيم ڏيکارڻ لاءِ. توھان ھن ۾ ھر ھڪ رجسٽر جي گھڙي کي تبديل ڪري سگھو ٿا view. چونڊيو رجسٽر صاف ڪريو لاءِ ڊي ايس پي بلاڪ View رجسٽر ري سيٽ اسڪيم ڏيکارڻ لاءِ. هلايو اڪيلو صاف استعمال ڪريو رجسٽري ري سيٽ اسڪيم کي تبديل ڪرڻ لاءِ.
اڪيلو صاف استعمال ڪريو	تي يا بند	بند	ھن پيراميٽر کي چالو ڪريو جيڪڏھن توھان چاھيو ٿا ھڪڙو ري سيٽ ڪرڻ لاءِ ڊي ايس پي بلاڪ ۾ سڀني رجسٽرن کي ري سيٽ ڪرڻ لاءِ. هن پيٽرولر کي بند ڪريو مختلف ري سيٽ بندرگاهن کي استعمال ڪرڻ لاءِ رجسٽر کي ري سيٽ ڪرڻ لاءِ. صاف 0 لاءِ آن ڪريو آئوٽ پُٽ رجسٽر تي؛ بند ڪريو صاف 1 لاءِ ٻاھر نڪرندڙ رجسٽر تي. صاف 0 ان پٽ رجسٽرز لاءِ aclr استعمال ڪري ٿو[0] سگنل صاف 1 آئوٽ پٽ ۽ پائپ لائن رجسٽر لاءِ aclr[1] سگنل. سڀ ان پٽ رجسٽر استعمال ڪن ٿا aclr[0] ري سيٽ سگنل. سڀ آئوٽ ۽ پائپ لائن رجسٽر استعمال ڪن ٿا aclr[1] ري سيٽ سگنل.
ڊي ايس پي View بلاڪ.
ملٽي پلڪسر ۾ زنجير (14)	لائق بنائڻ ختم ڪرڻ	نااهل	زنجير کي چالو ڪرڻ لاءِ ملٽي پلڪسر تي ڪلڪ ڪريو بندرگاهه.
ملٽي پلڪسر جو زنجير (12)	غير فعال ڪريو	نااهل	زنجير کي فعال ڪرڻ لاءِ ملٽي پلڪسر تي ڪلڪ ڪريو بندرگاهه.
شامل ڪندڙ (13)	+ –	+	تي ڪلڪ ڪريو ڳنڍيندڙ شامل ڪرڻ يا گھٽائڻ واري موڊ کي چونڊڻ لاءِ علامت.
رجسٽر ڪلاڪ • ax_clock (2) • ay_clock (3) • az_clock (4) • mult_pipeline_clock k(5) • ax_chainin_pl_clock k (7) • adder_input_clock (9) • adder_input_2_clo ck (10) output_clock (11) • accumulate_clock (1) accum_pipeline_cl ock (6) accum_adder_clock k (8)	ڪو به ڪلاڪ 0 ڪلاڪ 1 ڪلاڪ 2	ڪلاڪ 0	ڪنهن به رجسٽر کي بائي پاس ڪرڻ لاءِ، رجسٽر جي ڪلاڪ کي ٽوگل ڪريو ڪو به. رجسٽر ڪلاڪ کي ٽوگل ڪريو: •    ڪلاڪ 0 clk[0] سگنل کي استعمال ڪرڻ لاءِ ڪلاڪ جو ذريعو •    ڪلاڪ 1 clk[1] سگنل کي استعمال ڪرڻ لاءِ ڪلاڪ جو ذريعو •    ڪلاڪ 2 clk[2] سگنل کي استعمال ڪرڻ لاءِ ڪلاڪ جو ذريعو توھان صرف اھي سيٽنگون تبديل ڪري سگھو ٿا جڏھن توھان چونڊيو Register Enables in View پيرا ميٽر.

شڪل 1. ڊي ايس پي بلاڪ View

ٽيبل 2. ڊي ايس پي ٽيمپليٽس

ڊي ايس پي ٽيمپليٽس	وصف
ضرب	ھڪڙي سڌائي واري ضرب عمل کي انجام ڏئي ٿو ۽ ھيٺ ڏنل مساوات لاڳو ڪري ٿو: • ٻاھر = ايو * از
شامل ڪريو	ھڪڙي درستي اضافو يا گھٽائڻ واري عمل کي انجام ڏئي ٿو ۽ ھيٺين مساواتن کي لاڳو ڪري ٿو: • ٻاھر = آ + اک • ٻاھر = ايو - ڪھڙو
ضرب شامل ڪريو	ھي موڊ ھڪڙي درستي واري ضرب کي انجام ڏئي ٿو، بعد ۾ اضافو يا گھٽائڻ واري عملن کي ۽ ھيٺين مساواتن کي لاڳو ڪري ٿو. • ٻاهر = (Ay * Az) - زنجير • ٻاهر = (آي * از) + زنجير • ٻاهر = (Ay * Az) - Ax • ٻاهر = (Ay * Az) + Ax
ضرب جمع	اڳئين ضرب جي نتيجي سان سچل-پوائنٽ جي اضافي يا ذخيري جي پٺيان فلوٽنگ پوائنٽ ضرب انجام ڏئي ٿو ۽ هيٺين مساواتن کي لاڳو ڪري ٿو: • Out(t) = [Ay(t) * Az(t)] – Out (t-1) جڏهن جمع سگنل اعلي آهي. • Out(t) = [Ay(t) * Az(t)] + Out (t-1) جڏهن جمع پورٽ کي اونڌو ڪيو ويندو آهي. • Out(t) = Ay(t) * Az(t) جڏهن accumulate port گهٽجي وڃي.
ویکٹر موڊ 1	اڳئين متغير DSP بلاڪ مان زنجير ان پٽ سان سچل-پوائنٽ اضافو يا گھٽائڻ بعد فلوٽنگ پوائنٽ ضرب انجام ڏئي ٿو ۽ ھيٺين مساواتن کي لاڳو ڪري ٿو:
جاري رهيو…

ڊي ايس پي ٽيمپليٽس	وصف
	• ٻاهر = (Ay * Az) - زنجير • ٻاهر = (آي * از) + زنجير • ٻاهر = (Ay * Az)، chainout = Ax
ویکٹر موڊ 2	فلوٽنگ پوائنٽ ضرب کي انجام ڏئي ٿو جتي IP ڪور فيڊ ڪري ٿو ضرب جو نتيجو سڌو سنئون زنجير ڏانهن آهي. ان کان پوءِ IP ڪور اڳئين متغير ڊي ايس پي بلاڪ مان زنجير ان پٽ کي شامل ڪري ٿو يا گھٽائي ٿو ان پٽ Ax کان ان پٽ جي نتيجي طور. هي موڊ هيٺين مساواتن تي لاڳو ٿئي ٿو: • ٻاهر = Ax - زنجير، chainout = Ay * Az • ٻاهر = Ax + chainin، chainout = Ay * Az • ٻاهر = Ax، chainout = Ay * Az

Intel Cyclone 10 GX اصلي فلوٽنگ پوائنٽ DSP Intel FPGA IP سگنل

شڪل 2. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP سگنل
انگ اکر ڏيکاري ٿو IP ڪور جي ان پٽ ۽ آئوٽ سگنلن.

ٽيبل 3. انٽيل سائڪلون 10 GX اصلي فلوٽنگ پوائنٽ DSP Intel FPGA IP ان پٽ سگنل

سگنل جو نالو	قسم	ويڪر	ڊفالٽ	وصف
ڪهر [31:0]	ان پٽ	32	گھٽ	ان پٽ ڊيٽا بس کي ضرب ڪرڻ لاء. ۾ موجود آهي: • موڊ شامل ڪريو • زنجير ۽ زنجير جي خصوصيت کان سواءِ ضرب-شامل موڊ • ویکٹر موڊ 1 • ویکٹر موڊ 2
اي [31:0]	ان پٽ	32	گھٽ	ان پٽ ڊيٽا بس کي ضرب ڪرڻ لاء. سڀ سچل-پوائنٽ آپريشنل طريقن ۾ موجود آهي.
az[31:0]	ان پٽ	32	گھٽ	ان پٽ ڊيٽا بس کي ضرب ڪرڻ لاء. ۾ موجود آهي: • ضرب • ضرب شامل ڪريو • ضرب جمع • ویکٹر موڊ 1 • ویکٹر موڊ 2
زنجير [31:0]	ان پٽ	32	گھٽ	انهن سگنلن کي اڳئين سچل پوائنٽ DSP IP ڪور کان زنجير سگنلن سان ڳنڍيو.
clk [2:0]	ان پٽ	3	گھٽ	سڀني رجسٽرن لاءِ گھڙي جا سگنل داخل ڪريو. اهي ڪلاڪ جا سگنل صرف ان صورت ۾ موجود هوندا آهن جڏهن ڪو به ان پٽ رجسٽر، پائپ لائن رجسٽر، يا آئوٽ پُٽ رجسٽر مقرر ٿيل هجي. گھڙي 0 or گھڙي 1 or گھڙي 2.
اينا [2:0]	ان پٽ	3	هاءِ	گھڙي clk لاءِ فعال [2:0]. اهي سگنل فعال آهن- اعلي. • ena[0] لاءِ آهي گھڙي 0 • ena[1] لاءِ آهي گھڙي 1 • ena[2] لاءِ آهي گھڙي 2
aclr[1:0]	ان پٽ	2	گھٽ	سڀني رجسٽرن لاءِ هم وقت ساز صاف ان پٽ سگنل. اهي سگنل فعال-بلند آهن. استعمال ڪريو aclr[0] سڀني ان پٽ رجسٽر ۽ استعمال لاءِ aclr[1] سڀني پائپ لائن ۽ ٻاھرين رجسٽر لاء.
جمع ڪرڻ	ان پٽ	1	گھٽ	جمع ڪندڙ خصوصيت کي فعال يا غير فعال ڪرڻ لاءِ ان پٽ سگنل. • ايڊر جي آئوٽ موٽ کي فعال ڪرڻ لاءِ ھن سگنل کي زور ڏيو. • موٽڻ واري ميڪانيزم کي غير فعال ڪرڻ لاءِ هن سگنل کي رد ڪريو. توھان رن ٽائم دوران ھن سگنل کي اثبات يا رد ڪري سگھو ٿا. Multiply Accumulate موڊ ۾ موجود.
زنجير [31:0]	ٻاھر	32	—	انهن سگنلن کي ايندڙ سچل پوائنٽ DSP IP ڪور جي زنجير سگنلن سان ڳنڍيو.
نتيجو[31:0]	ٻاھر	32	—	آئي پي ڪور مان آئوٽ ڊيٽا بس.

دستاويز جي نظرثاني جي تاريخ

Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP يوزر گائيڊ ۾ تبديليون

تاريخ	نسخو	تبديليون
نومبر 2017	2017.11.06	شروعاتي ڇڏڻ.

Intel Corporation. سڀ حق محفوظ آهن. Intel، Intel لوگو، ۽ ٻيا Intel نشان آھن Intel Corporation يا ان جي ماتحت ادارن جا ٽريڊ مارڪ. Intel وارنٽي ڏئي ٿو پنهنجي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي مطابق، پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪابه ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ پروڊڪٽس يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن. * ٻيا نالا ۽ برانڊ ٻين جي ملڪيت طور دعوي ڪري سگھن ٿا.

دستاويز / وسيلا

انٽيل سائڪلون 10 اصلي فلوٽنگ پوائنٽ ڊي ايس پي FPGA IP [pdf] استعمال ڪندڙ ھدايت سائيڪلون 10 اصلي فلوٽنگ پوائنٽ ڊي ايس پي ايف پي جي اي آءِ پي، 10 اصلي فلوٽنگ پوائنٽ ڊي ايس پي ايف پي جي اي آءِ پي، اصلي فلوٽنگ پوائنٽ ڊي ايس پي ايف پي جي اي آءِ پي، فلوٽنگ پوائنٽ ڊي ايس پي ايف پي جي اي آءِ پي، ڊي ايس پي ايف پي جي اي آءِ پي، ايف پي جي اي آءِ پي

حوالو

• استعمال ڪندڙ دستي