इंटेल चिप आईडी एफपीजीए आईपी कोर

प्रत्येक समर्थित Intel® FPGA के पास एक अद्वितीय 64-बिट चिप आईडी है। चिप आईडी इंटेल एफपीजीए आईपी कोर आपको डिवाइस पहचान के लिए इस चिप आईडी को पढ़ने की अनुमति देता है।

संबंधित जानकारी

• इंटेल एफपीजीए आईपी कोर का परिचय
  • सभी Intel FPGA IP कोर के बारे में सामान्य जानकारी प्रदान करता है, जिसमें IP कोर को पैरामीटराइज़ करना, जनरेट करना, अपग्रेड करना और सिमुलेट करना शामिल है।
• एक संयुक्त सिम्युलेटर सेटअप स्क्रिप्ट बनाना
  • ऐसी सिम्युलेशन स्क्रिप्ट बनाएं जिन्हें सॉफ़्टवेयर या आईपी संस्करण अपग्रेड के लिए मैन्युअल अपडेट की आवश्यकता नहीं है।

डिवाइस समर्थन

आईपी ​​कोर	समर्थित उपकरणों
चिप आईडी इंटेल स्ट्रैटिक्स® 10 एफपीजीए आईपी कोर	इंटेल स्ट्रैटिक्स 10
यूनीक चिप आईडी Intel Arria® 10 FPGA IP कोर	इंटेल एरिया 10
यूनीक चिप आईडी Intel Cyclone® 10 GX FPGA IP कोर	इंटेल साइक्लोन 10 GX
यूनीक चिप आईडी Intel MAX® 10 FPGA IP	इंटेल मैक्स 10
यूनीक चिप आईडी इंटेल एफपीजीए आईपी कोर	स्ट्रैटिक्स वी अररिया वी साइक्लोन वी

संबंधित जानकारी

• यूनीक चिप आईडी इंटेल मैक्स 10 एफपीजीए आईपी कोर

चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी कोर

• यह खंड चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी कोर का वर्णन करता है।

कार्यात्मक विवरण

प्रारंभिक अवस्था में data_valid सिग्नल कम शुरू होता है जहां डिवाइस से कोई डेटा नहीं पढ़ा जा रहा है। रीडिड इनपुट पोर्ट में हाई-टू-लो पल्स फीड करने के बाद, चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी अद्वितीय चिप आईडी पढ़ता है। पढ़ने के बाद, IP कोर डेटा_वैलिड सिग्नल को इंगित करता है कि आउटपुट पोर्ट पर अद्वितीय चिप आईडी मान पुनर्प्राप्ति के लिए तैयार है। जब आप आईपी कोर को रीसेट करते हैं तो ऑपरेशन दोहराता है। chip_id[63:0] आउटपुट पोर्ट यूनिक चिप आईडी का मान तब तक रखता है जब तक आप डिवाइस को फिर से कॉन्फ़िगर नहीं करते हैं या आईपी कोर को रीसेट नहीं करते हैं।

टिप्पणी: आप चिप आईडी आईपी कोर का अनुकरण नहीं कर सकते क्योंकि आईपी कोर एसडीएम से चिप आईडी डेटा पर प्रतिक्रिया प्राप्त करता है। इस IP कोर को मान्य करने के लिए, Intel अनुशंसा करता है कि आप हार्डवेयर मूल्यांकन करें।

बंदरगाहों

चित्र 1: चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी कोर पोर्ट्स

तालिका नंबर एक: चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी कोर पोर्ट विवरण

पत्तन	आई/ओ	आकार (बिट)	विवरण
क्लकिन	इनपुट	1	चिप आईडी ब्लॉक को क्लॉक सिग्नल फीड करता है। अधिकतम समर्थित आवृत्ति आपके सिस्टम क्लॉक के समतुल्य है।
रीसेट	इनपुट	1	सिंक्रोनस रीसेट जो IP कोर को रीसेट करता है। आईपी ​​​​कोर को रीसेट करने के लिए, कम से कम 10 क्लिकिन चक्रों के लिए रीसेट सिग्नल को उच्च रखें।
data_valid	उत्पादन	1	इंगित करता है कि अद्वितीय चिप आईडी पुनर्प्राप्ति के लिए तैयार है। यदि सिग्नल कम है, तो आईपी कोर प्रारंभिक अवस्था में है या फ़्यूज़ आईडी से डेटा लोड करने के लिए प्रगति पर है। आईपी ​​​​कोर द्वारा संकेत दिए जाने के बाद, डेटा chip_id [63..0] आउटपुट पोर्ट पर पुनर्प्राप्ति के लिए तैयार है।
चिप_आईडी	उत्पादन	64	अपने संबंधित फ़्यूज़ आईडी स्थान के अनुसार अद्वितीय चिप आईडी को इंगित करता है। IP कोर के data_valid सिग्नल पर जोर देने के बाद ही डेटा मान्य होता है। पावर-अप पर मान 0 पर रीसेट हो जाता है। चिप_आईडी [63:0] आउटपुट पोर्ट अद्वितीय चिप आईडी का मान तब तक रखता है जब तक आप डिवाइस को फिर से कॉन्फ़िगर नहीं करते या आईपी कोर को रीसेट नहीं करते।
रीडिड	इनपुट	1	रीडिड सिग्नल का उपयोग डिवाइस से आईडी मान पढ़ने के लिए किया जाता है। हर बार सिग्नल चेंज वैल्यू 1 से 0 तक, आईपी कोर रीड आईडी ऑपरेशन को ट्रिगर करता है। अप्रयुक्त होने पर आपको सिग्नल को 0 पर ले जाना चाहिए। रीड आईडी ऑपरेशन शुरू करने के लिए, सिग्नल को कम से कम 3 घड़ी चक्रों के लिए उच्च ड्राइव करें, फिर इसे नीचे खींचें। आईपी ​​​​कोर चिप आईडी का मान पढ़ना शुरू कर देता है।

सिग्नल टैप के माध्यम से चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी तक पहुंचना

जब आप रीडिड सिग्नल को टॉगल करते हैं, तो चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी कोर इंटेल स्ट्रैटिक्स 10 डिवाइस से चिप आईडी पढ़ना शुरू कर देता है। जब चिप आईडी तैयार हो जाती है, तो चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी कोर डेटा_वैलिड सिग्नल पर जोर देता है और जे को समाप्त करता है।TAG पहुँच।

टिप्पणी: अद्वितीय चिप आईडी को पढ़ने का प्रयास करने से पहले पूर्ण चिप कॉन्फ़िगरेशन के बाद tCD2UM के समतुल्य विलंब की अनुमति दें। tCD2UM मान के लिए संबंधित डिवाइस डेटाशीट देखें।

चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी कोर को रीसेट करना

आईपी ​​​​कोर को रीसेट करने के लिए, आपको कम से कम दस घड़ी चक्रों के लिए रीसेट सिग्नल देना होगा।

टिप्पणी

1. इंटेल स्ट्रैटिक्स 10 उपकरणों के लिए, पूर्ण चिप आरंभीकरण के बाद कम से कम tCD2UM तक IP कोर को रीसेट न करें। tCD2UM मान के लिए संबंधित डिवाइस डेटाशीट देखें।
2. आईपी ​​​​कोर इन्स्टेन्शियशन दिशानिर्देशों के लिए, आपको इंटेल स्ट्रैटिक्स 10 कॉन्फ़िगरेशन उपयोगकर्ता गाइड में इंटेल स्ट्रैटिक्स 10 रीसेट रिलीज़ आईपी अनुभाग का संदर्भ लेना चाहिए।

संबंधित जानकारी

इंटेल स्ट्रैटिक्स 10 कॉन्फ़िगरेशन उपयोगकर्ता गाइड

• इंटेल स्ट्रैटिक्स 10 रीसेट रिलीज़ आईपी के बारे में अधिक जानकारी प्रदान करता है।

चिप आईडी इंटेल एफपीजीए आईपी कोर

यह खंड निम्नलिखित आईपी कोर का वर्णन करता है

• यूनीक चिप आईडी इंटेल अररिया 10 एफपीजीए आईपी कोर
• यूनीक चिप आईडी इंटेल साइक्लोन 10 GX FPGA IP कोर
• यूनीक चिप आईडी इंटेल एफपीजीए आईपी कोर

कार्यात्मक विवरण

प्रारंभिक अवस्था में data_valid सिग्नल कम शुरू होता है जहां डिवाइस से कोई डेटा नहीं पढ़ा जा रहा है। क्लॉक सिग्नल को क्लिकिन इनपुट पोर्ट को फीड करने के बाद, चिप आईडी इंटेल एफपीजीए आईपी कोर अद्वितीय चिप आईडी पढ़ता है। पढ़ने के बाद, IP कोर डेटा_वैलिड सिग्नल को इंगित करता है कि आउटपुट पोर्ट पर अद्वितीय चिप आईडी मान पुनर्प्राप्ति के लिए तैयार है। जब आप आईपी कोर को रीसेट करते हैं तो ऑपरेशन दोहराता है। chip_id[63:0] आउटपुट पोर्ट यूनिक चिप आईडी का मान तब तक रखता है जब तक आप डिवाइस को फिर से कॉन्फ़िगर नहीं करते हैं या आईपी कोर को रीसेट नहीं करते हैं।

टिप्पणी: इंटेल चिप आईडी आईपी कोर में सिमुलेशन मॉडल नहीं है fileएस। इस IP कोर को मान्य करने के लिए, Intel अनुशंसा करता है कि आप हार्डवेयर मूल्यांकन करें।

चित्र 2: चिप आईडी इंटेल एफपीजीए आईपी कोर पोर्ट्स

तालिका नंबर एक: चिप आईडी इंटेल एफपीजीए आईपी कोर पोर्ट विवरण

पत्तन	आई/ओ	आकार (बिट)	विवरण
क्लकिन	इनपुट	1	चिप आईडी ब्लॉक को क्लॉक सिग्नल फीड करता है। अधिकतम समर्थित आवृत्तियाँ इस प्रकार हैं: • Intel Arria 10 और Intel Cyclone 10 GX के लिए: 30 MHz। • Intel MAX 10, Stratix V, Arria V और Cyclone V के लिए: 100 MHz।
रीसेट	इनपुट	1	सिंक्रोनस रीसेट जो IP कोर को रीसेट करता है। आईपी ​​​​कोर को रीसेट करने के लिए, कम से कम 10 क्लिकिन चक्र (1) के लिए रीसेट सिग्नल को उच्च रखें। चिप_आईडी [63:0] आउटपुट पोर्ट अद्वितीय चिप आईडी का मान तब तक रखता है जब तक आप डिवाइस को फिर से कॉन्फ़िगर नहीं करते या आईपी कोर को रीसेट नहीं करते।
data_valid	उत्पादन	1	इंगित करता है कि अद्वितीय चिप आईडी पुनर्प्राप्ति के लिए तैयार है। यदि सिग्नल कम है, तो आईपी कोर प्रारंभिक अवस्था में है या फ़्यूज़ आईडी से डेटा लोड करने के लिए प्रगति पर है। आईपी ​​​​कोर द्वारा संकेत दिए जाने के बाद, डेटा chip_id [63..0] आउटपुट पोर्ट पर पुनर्प्राप्ति के लिए तैयार है।
चिप_आईडी	उत्पादन	64	अपने संबंधित फ़्यूज़ आईडी स्थान के अनुसार अद्वितीय चिप आईडी को इंगित करता है। IP कोर के data_valid सिग्नल पर जोर देने के बाद ही डेटा मान्य होता है। पावर-अप पर मान 0 पर रीसेट हो जाता है।

सिग्नल टैप के माध्यम से यूनिक चिप आईडी Intel Arria 10 FPGA IP और यूनिक चिप ID Intel Cyclone 10 GX FPGA IP एक्सेस करना

टिप्पणी: Intel Arria 10 और Intel Cyclone 10 GX चिप आईडी पहुंच योग्य नहीं है यदि आपके पास अन्य सिस्टम या IP कोर J तक पहुंच रहे हैंTAG साथ-साथ। पूर्व के लिएample, सिग्नल टैप II लॉजिक एनालाइज़र, ट्रांसीवर टूलकिट, इन-सिस्टम सिग्नल या प्रोब, और स्मार्टवीआईडी ​​कंट्रोलर आईपी कोर।

जब आप रीसेट सिग्नल को टॉगल करते हैं, तो Unique Chip ID Intel Arria 10 FPGA IP और Unique Chip ID Intel Cyclone 10 GX FPGA IP कोर Intel Arria 10 या Intel Cyclone 10 GX डिवाइस से चिप आईडी पढ़ना शुरू करते हैं। जब चिप आईडी तैयार हो जाती है, तो यूनिक चिप आईडी Intel Arria 10 FPGA IP और यूनिक चिप ID Intel Cyclone 10 GX FPGA IP कोर डेटा_वैलिड सिग्नल का दावा करते हैं और J को समाप्त करते हैं।TAG पहुँच।

टिप्पणी: अद्वितीय चिप आईडी को पढ़ने का प्रयास करने से पहले पूर्ण चिप कॉन्फ़िगरेशन के बाद tCD2UM के समतुल्य विलंब की अनुमति दें। tCD2UM मान के लिए संबंधित डिवाइस डेटाशीट देखें।

चिप आईडी इंटेल एफपीजीए आईपी कोर को रीसेट करना

आईपी ​​​​कोर को रीसेट करने के लिए, आपको कम से कम दस घड़ी चक्रों के लिए रीसेट सिग्नल देना होगा। आपके द्वारा रीसेट सिग्नल को निष्क्रिय करने के बाद, IP कोर फ़्यूज़ आईडी ब्लॉक से अद्वितीय चिप आईडी को फिर से पढ़ता है। IP कोर ऑपरेशन पूरा करने के बाद data_valid सिग्नल का दावा करता है।

टिप्पणी: Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V, और Cyclone V उपकरणों के लिए, पूर्ण चिप आरंभीकरण के बाद कम से कम tCD2UM तक IP कोर को रीसेट न करें। tCD2UM मान के लिए संबंधित डिवाइस डेटाशीट देखें।

चिप आईडी इंटेल एफपीजीए आईपी कोर उपयोगकर्ता गाइड अभिलेखागार

यदि कोई IP कोर संस्करण सूचीबद्ध नहीं है, तो पिछले IP कोर संस्करण के लिए उपयोगकर्ता मार्गदर्शिका लागू होती है।

आईपी ​​कोर संस्करण	उपयोगकर्ता गाइड
18.1	चिप आईडी इंटेल एफपीजीए आईपी कोर यूजर गाइड
18.0	चिप आईडी इंटेल एफपीजीए आईपी कोर यूजर गाइड

चिप आईडी इंटेल एफपीजीए आईपी कोर यूजर गाइड के लिए दस्तावेज़ संशोधन इतिहास

दस्तावेज़ संस्करण	इंटेल क्वार्टस® प्रधान संस्करण	परिवर्तन
2022.09.26	20.3	निकाला गया परियोजना प्रबंधन सर्वोत्तम अभ्यास जोड़ना। अद्यतन कार्यात्मक विवरण चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी कोर में। अद्यतन कार्यात्मक विवरण चिप आईडी इंटेल एफपीजीए आईपी कोर में।
2020.10.05	20.3	तालिका में क्लिकिन और रीसेटपोर्ट का विवरण अपडेट किया गया: चिप आईडी इंटेल एफपीजीए आईपी कोर पोर्ट विवरण इंटेल मैक्स 10 विवरण शामिल करने के लिए। अपडेट किया गया चिप आईडी इंटेल एफपीजीए आईपी कोर को रीसेट करना Intel MAX 10 डिवाइस के लिए समर्थन शामिल करने वाला अनुभाग।
2019.05.17	19.1	अपडेट किया गया चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी कोर को रीसेट करना IP कोर इन्स्टेन्शियशन दिशानिर्देशों के संबंध में दूसरा नोट जोड़ने के लिए विषय।
2019.02.19	18.1	Intel MAX 10 उपकरणों के लिए समर्थन जोड़ा गया आईपी ​​​​कोर और समर्थित डिवाइस मेज़।
2018.12.24	18.1	जोड़ा गया चिप आईडी इंटेल एफपीजीए आईपी कोर उपयोगकर्ता गाइड अभिलेखागार अनुभाग।  संबंधित समर्थित उपकरणों पर अधिक विवरण प्रदान करने के लिए दस्तावेज़ को पुनर्गठित किया।
2018.06.08	18.0	रीडिड पोर्ट विवरण अपडेट किया गया। रीसेट पोर्ट विवरण अपडेट किया गया।
2018.05.07	18.0	चिप आईडी इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी आईपी कोर के लिए रीडिड पोर्ट जोड़ा गया।

 

तारीख	संस्करण	परिवर्तन
दिसंबर 2017	2017.12.11	से अद्यतन दस्तावेज़ शीर्षक एल्टर यूनीक चिप आईडी आईपी कोर यूजर गाइड. जोड़ा डिवाइस समर्थन अनुभाग।  से संयुक्त और जोड़ी गई जानकारी अल्टेरा अररिया 10 यूनिक चिप आईडी आईपी कोर यूजर गाइड और स्ट्रैटिक्स 10 यूनिक चिप आईडी आईपी कोर यूजर गाइड. इंटेल के लिए पुनः ब्रांडेड। अद्यतन कार्यात्मक विवरण. Intel Cyclone 10 GX डिवाइस सपोर्ट जोड़ा गया।
मई 2016	2016.05.02	मानक आईपी कोर जानकारी हटा दी गई और क्वार्टस प्राइम हैंडबुक में लिंक जोड़ा गया। Arria 10 डिवाइस सपोर्ट के बारे में अपडेटेड नोट।
सितंबर, 2014	2014.09.02	• "Altera Unique Chip ID" IP कोर के नए नाम को प्रतिबिंबित करने के लिए अद्यतन दस्तावेज़ शीर्षक।

तारीख	संस्करण	परिवर्तन
अगस्त, 2014	2014.08.18	लीगेसी पैरामीटर एडिटर के लिए अपडेट किए गए पैरामीटराइजेशन चरण। जोड़ा गया ध्यान दें कि यह आईपी कोर एरिया 10 डिजाइनों का समर्थन नहीं करता है।
जून, 2014	2014.06.30	IP कैटलॉग के साथ मेगाविज़ार्ड प्लग-इन प्रबंधक जानकारी को बदला गया। IP कोर के उन्नयन के बारे में मानक जानकारी जोड़ी गई। मानक स्थापना और लाइसेंसिंग जानकारी जोड़ी गई। पुरानी उपकरण समर्थन स्तर की जानकारी निकाली गई। आईपी ​​​​कोर डिवाइस सपोर्ट अब आईपी कैटलॉग और पैरामीटर एडिटर में उपलब्ध है।
सितंबर, 2013	2013.09.20	"FPGA डिवाइस की चिप आईडी प्राप्त करना" को "FPGA डिवाइस की अद्वितीय चिप आईडी प्राप्त करना" के लिए अद्यतन किया गया
मई, 2013	1.0	प्रारंभिक रिहाई।

प्रतिक्रिया भेजें

दस्तावेज़ / संसाधन

इंटेल चिप आईडी एफपीजीए आईपी कोर [पीडीएफ] उपयोगकर्ता गाइड चिप आईडी एफपीजीए आईपी कोर, चिप आईडी, एफपीजीए आईपी कोर, आईपी कोर

संदर्भ

• उपयोगकर्ता पुस्तिका