एचडीएमआई एफपीजीए आईपी के लिए इंटेल एएन 837 डिजाइन दिशानिर्देश
एचडीएमआई इंटेल® एफपीजीए आईपी के लिए डिजाइन दिशानिर्देश
डिज़ाइन दिशानिर्देश आपको FPGA उपकरणों का उपयोग करके हाई-डेफिनिशन मल्टीमीडिया इंटरफ़ेस (HDMI) Intel FPGA IP को लागू करने में मदद करते हैं। ये दिशानिर्देश एचडीएमआई इंटेल® एफपीजीए आईपी वीडियो इंटरफेस के लिए बोर्ड डिजाइन की सुविधा प्रदान करते हैं।
- एचडीएमआई इंटेल एफपीजीए आईपी यूजर गाइड
- एएन 745: इंटेल एफपीजीए डिस्प्लेपोर्ट इंटरफेस के लिए डिजाइन दिशानिर्देश
एचडीएमआई इंटेल एफपीजीए आईपी डिजाइन दिशानिर्देश
एचडीएमआई इंटेल एफपीजीए इंटरफेस में ट्रांजिशन मिनिमाइज्ड डिफरेंशियल सिग्नलिंग (टीएमडीएस) डेटा और क्लॉक चैनल हैं। इंटरफेस में एक वीडियो इलेक्ट्रॉनिक्स स्टैंडर्ड एसोसिएशन (वीईएसए) डिस्प्ले डेटा चैनल (डीडीसी) भी है। टीएमडीएस चैनल वीडियो, ऑडियो और सहायक डेटा ले जाते हैं। DDC I2C प्रोटोकॉल पर आधारित है। एचडीएमआई इंटेल एफपीजीए आईपी कोर विस्तारित प्रदर्शन पहचान डेटा (ईडीआईडी) को पढ़ने के लिए डीडीसी का उपयोग करता है और एचडीएमआई स्रोत और सिंक के बीच कॉन्फ़िगरेशन और स्थिति की जानकारी का आदान-प्रदान करता है।
एचडीएमआई इंटेल एफपीजीए आईपी बोर्ड डिजाइन टिप्स
जब आप अपने एचडीएमआई इंटेल एफपीजीए आईपी सिस्टम को डिजाइन कर रहे हों, तो निम्नलिखित बोर्ड डिजाइन युक्तियों पर विचार करें।
- प्रति ट्रेस दो से अधिक वाया का उपयोग न करें और स्टब्स के माध्यम से बचें
- अंतर जोड़ी प्रतिबाधा को कनेक्टर और केबल असेंबली (100 ओम ± 10%) के प्रतिबाधा से मिलाएं
- TMDS सिग्नल स्क्यू आवश्यकता को पूरा करने के लिए इंटर-पेयर और इंट्रा-पेयर तिरछा न्यूनतम करें
- नीचे के तल में एक अंतराल पर अंतर जोड़ी को रूट करने से बचें
- मानक उच्च गति पीसीबी डिजाइन प्रथाओं का प्रयोग करें
- TX और RX दोनों में विद्युत अनुपालन को पूरा करने के लिए लेवल शिफ्टर्स का उपयोग करें
- एचडीएमआई 2 के लिए कैट2.0 केबल जैसे मजबूत केबल का उपयोग करें
योजनाबद्ध आरेख
प्रदान किए गए लिंक में बिटेक योजनाबद्ध आरेख इंटेल एफपीजीए विकास बोर्डों के लिए टोपोलॉजी का वर्णन करते हैं। एचडीएमआई 2.0 लिंक टोपोलॉजी का उपयोग करने के लिए आपको 3.3 वी विद्युत अनुपालन को पूरा करने की आवश्यकता है। Intel FPGA उपकरणों पर 3.3 V अनुपालन को पूरा करने के लिए, आपको एक लेवल शिफ्टर का उपयोग करने की आवश्यकता है। ट्रांसमीटर और रिसीवर के लिए लेवल शिफ्टर के रूप में डीसी-युग्मित रिड्राइवर या रिटाइमर का उपयोग करें।
बाहरी विक्रेता उपकरण TMDS181 और TDP158RSBT हैं, दोनों DCयुग्मित लिंक पर चल रहे हैं। अन्य उपभोक्ता रिमोट कंट्रोल उपकरणों के साथ इंटर-ऑपरेटिंग करते समय कार्यक्षमता सुनिश्चित करने के लिए आपको सीईसी लाइनों पर उचित पुल-अप की आवश्यकता होती है। बिटेक योजनाबद्ध आरेख सीटीएस-प्रमाणित हैं। हालाँकि, प्रमाणन उत्पाद-स्तर विशिष्ट है। प्लेटफ़ॉर्म डिजाइनरों को सलाह दी जाती है कि वे अंतिम उत्पाद को उचित कार्यक्षमता के लिए प्रमाणित करें।
संबंधित जानकारी
- एचएसएमसी एचडीएमआई डॉटर कार्ड संशोधन 8 के लिए योजनाबद्ध आरेख
- FMC HDMI डॉटर कार्ड संशोधन 11 के लिए योजनाबद्ध आरेख
- FMC HDMI डॉटर कार्ड संशोधन 6 के लिए योजनाबद्ध आरेख
हॉट-प्लग डिटेक्ट (एचपीडी)
एचपीडी सिग्नल आने वाले + 5 वी पावर सिग्नल पर निर्भर करता है, उदाहरण के लिएampले, एचपीडी पिन केवल तभी लगाया जा सकता है जब स्रोत से +5 वी पावर सिग्नल का पता चला हो। FPGA के साथ इंटरफ़ेस करने के लिए, आपको FPGA I/O वॉल्यूम में 5V HPD सिग्नल का अनुवाद करना होगाtagई स्तर (VCCIO), एक खंड का उपयोग करtagई लेवल ट्रांसलेटर जैसे TI TXB0102, जिसमें पुल-अप रेसिस्टर्स इंटीग्रेटेड नहीं है। एक एचडीएमआई स्रोत को एचपीडी सिग्नल को नीचे खींचने की जरूरत है ताकि यह फ्लोटिंग एचपीडी सिग्नल और उच्च वॉल्यूम के बीच विश्वसनीय रूप से अंतर कर सके।tagई स्तर एचपीडी संकेत। एक एचडीएमआई सिंक + 5वी पावर सिग्नल को एफपीजीए आई/ओ वॉल्यूम में अनुवादित किया जाना चाहिएtagई स्तर (वीसीसीआईओ)। एचडीएमआई स्रोत द्वारा संचालित नहीं होने पर फ़्लोटिंग + 10 वी पावर सिग्नल को अलग करने के लिए सिग्नल को प्रतिरोधी (5 के) के साथ कमजोर रूप से खींचा जाना चाहिए। एक एचडीएमआई स्रोत + 5 वी पावर सिग्नल में 0.5 ए से अधिक की ओवर-वर्तमान सुरक्षा है।
एचडीएमआई इंटेल एफपीजीए आईपी डिस्प्ले डेटा चैनल (डीडीसी)
एचडीएमआई इंटेल एफपीजीए आईपी डीडीसी I2C सिग्नल (SCL और SDA) पर आधारित है और इसके लिए पुल-अप रेसिस्टर्स की आवश्यकता होती है। Intel FPGA के साथ इंटरफेस करने के लिए, आपको 5V SCL और SDA सिग्नल लेवल को FPGA I/O वॉल्यूम में ट्रांसलेट करना होगाtagई स्तर (VCCIO) एक खंड का उपयोग करtagई लेवल ट्रांसलेटर, जैसे TI TXS0102 जैसा कि बिटेक एचडीएमआई 2.0 डॉटर कार्ड में इस्तेमाल किया गया है। टीआई TXS0102 वॉल्यूमtagई लेवल ट्रांसलेटर डिवाइस आंतरिक पुल-अप प्रतिरोधों को एकीकृत करता है ताकि ऑन-बोर्ड पुल-अप प्रतिरोधों की आवश्यकता न हो।
एएन 837 के लिए दस्तावेज़ संशोधन इतिहास: एचडीएमआई इंटेल एफपीजीए आईपी के लिए डिज़ाइन दिशानिर्देश
| दस्तावेज़ संस्करण | परिवर्तन |
| 2019.01.28 |
|
| तारीख | संस्करण | परिवर्तन |
| जनवरी 2018 | 2018.01.22 | प्रारंभिक रिहाई।
नोट: इस दस्तावेज़ में एचडीएमआई इंटेल एफपीजीए डिज़ाइन दिशानिर्देश शामिल हैं जिन्हें एएन 745 से हटा दिया गया था: डिस्प्लेपोर्ट और एचडीएमआई इंटरफेस के लिए डिज़ाइन दिशानिर्देश और एएन 745 का नाम बदला गया: इंटेल एफपीजीए डिस्प्लेपोर्ट इंटरफ़ेस के लिए डिज़ाइन दिशानिर्देश। |
इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या इसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है लेकिन किसी भी समय बिना सूचना के किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल द्वारा लिखित रूप में स्पष्ट रूप से सहमति के अलावा, यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या उत्तरदायित्व नहीं लेता है। इंटेल ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें।
अन्य नामों और ब्रांडों पर दूसरों की संपत्ति होने का दावा किया जा सकता है।
पहचान: 683677
संस्करण: 2019-01-28
दस्तावेज़ / संसाधन
 |
एचडीएमआई एफपीजीए आईपी के लिए इंटेल एएन 837 डिजाइन दिशानिर्देश [पीडीएफ] उपयोगकर्ता गाइड एचडीएमआई एफपीजीए आईपी के लिए एएन 837 डिजाइन दिशानिर्देश, एएन 837, एचडीएमआई एफपीजीए आईपी के लिए डिजाइन दिशानिर्देश, एचडीएमआई एफपीजीए आईपी के लिए दिशानिर्देश, एचडीएमआई एफपीजीए आईपी |
