Intel Chip ID FPGA IP Cores

Ҳар як Intel® FPGA-и дастгирӣшаванда дорои ID-и беназири чипи 64-бит мебошад. Чип ID Intel FPGA ядроҳои IP ба шумо имкон медиҳад, ки ин ID чипро барои шиносоии дастгоҳ хонед.

Маълумоти марбут

• Муқаддима ба Intel FPGA IP Cores
  • Маълумоти умумиро дар бораи ҳамаи ядроҳои IP-и Intel FPGA, аз ҷумла параметрсозӣ, тавлид, навсозӣ ва симулятсияи ядроҳои IP пешниҳод мекунад.
• Эҷоди скрипти якҷояи насби симулятор
  • Скриптҳои моделиронӣ эҷод кунед, ки барои навсозии нармафзор ё версияи IP навсозии дастӣ талаб намекунанд.

Дастгирии дастгоҳ

Корҳои IP	Дастгоҳҳои дастгирӣшаванда
Чип ID Intel Stratix® 10 FPGA асосии IP	Intel Stratix 10
Ягона чип ID Intel Arria® 10 FPGA асосии IP	Intel Arria 10
Ягона чип ID Intel Cyclone® 10 GX FPGA асосии IP	Сиклони Intel 10 GX
ID нодири Chip Intel MAX® 10 FPGA IP	Intel MAX 10
Ягона чип ID Intel FPGA асосии IP	Stratix V Arria V сиклони V

Маълумоти марбут

• Чипи нодири ID Intel MAX 10 FPGA IP Core

Чип ID Intel Stratix 10 FPGA IP Core

• Ин бахш чип ID Intel Stratix 10 FPGA асосии IP-ро тавсиф мекунад.

Тавсифи функсионалӣ

Сигнали data_valid дар ҳолати аввала оғоз мешавад, ки дар он ягон маълумот аз дастгоҳ хонда намешавад. Пас аз интиқоли набзи баланд ба паст ба бандари вуруди Readid, Chip ID Intel Stratix 10 FPGA IP ID чипи беназирро мехонад. Пас аз хондан, ядрои IP сигнали data_valid-ро тасдиқ мекунад, то нишон диҳад, ки арзиши беназири чипи ID дар порти баромад барои ҷустуҷӯ омода аст. Амалиёт танҳо вақте ки шумо ядрои IP-ро аз нав танзим мекунед, такрор мешавад. Порти баромади chip_id[63:0] арзиши ID-и чипи беназирро нигоҳ медорад, то даме ки шумо дастгоҳро аз нав танзим кунед ё ядрои IP-ро аз нав танзим кунед.

Шарҳ: Шумо наметавонед чип ID ядрои IP-ро тақлид кунед, зеро ядрои IP посухро ба маълумоти чипи ID аз SDM қабул мекунад. Барои тасдиқи ин асосии IP, Intel тавсия медиҳад, ки шумо арзёбии сахтафзорро анҷом диҳед.

Портҳо

Расми 1: Чип ID Intel Stratix 10 бандарҳои асосии IP FPGA

Ҷадвали 2: Чип ID Intel Stratix 10 FPGA IP асосии бандарҳои Тавсифи

Порт	I/O	Андоза (Бит)	Тавсифи
клкин	Вуруд	1	Сигнали соатро ба блоки ID чипи интиқол медиҳад. Басомади ҳадди аксар дастгирӣшаванда ба соати системаи шумо баробар аст.
аз нав танзим кардан	Вуруд	1	Бозсозии синхронӣ, ки ядрои IP-ро аз нав барқарор мекунад. Барои аз нав барқарор кардани ядрои IP, сигнали азнавсозӣ ҳадди аққал 10 давраи clkin-ро баланд кунед.
data_valid	Натиҷа	1	Ин нишон медиҳад, ки ID чипи беназир барои ҷустуҷӯ омода аст. Агар сигнал паст бошад, ядрои IP дар ҳолати аввала қарор дорад ё барои бор кардани маълумот аз ID-и сӯзишворӣ идома дорад. Пас аз он ки ядрои IP сигналро тасдиқ мекунад, маълумот барои ҷустуҷӯ дар порти баромади chip_id[63..0] омода аст.
chip_id	Натиҷа	64	Идентификатсияи беназири чипи мувофиқи ҷойгиршавии ID-и муҳофизаткунандаи худро нишон медиҳад. Маълумот танҳо пас аз он эътибор дорад, ки ядрои IP сигнали data_valid-ро тасдиқ мекунад. Қимат ҳангоми фаъолкунӣ ба 0 бармегардад. Порти баромади chip_id [63:0] арзиши ID-и чипи беназирро то он даме, ки шумо дастгоҳро аз нав танзим кунед ё ядрои IP-ро аз нав танзим кунед, нигоҳ медорад.
тайёр	Вуруд	1	Сигнал барои хондани арзиши ID аз дастгоҳ истифода мешавад. Ҳар дафъае, ки арзиши тағирёбии сигнал аз 1 то 0 мешавад, ядрои IP амалиёти ID-и хонданро бармеангезад. Ҳангоми истифода нашудан шумо бояд сигналро ба 0 расонед. Барои оғози амалиёти ID-и хондан, сигналро ҳадди аққал 3 даври соат баланд кунед ва сипас онро ба поён кашед. Асоси IP ба хондани арзиши ID чипи оғоз мекунад.

Дастрасӣ ба Chip ID Intel Stratix 10 FPGA IP тавассути Tap Signal

Вақте ки шумо сигнали хондашударо иваз мекунед, чип ID Intel Stratix 10 FPGA-и IP ба хондани ID чипи аз дастгоҳи Intel Stratix 10 оғоз мекунад. Вақте ки ID чип омода аст, чип ID Intel Stratix 10 FPGA IP ядрои сигнали data_valid-ро тасдиқ мекунад ва J-ро ба итмом мерасонад.TAG дастрасӣ.

Шарҳ: Пеш аз кӯшиши хондани ID чипи беназир пас аз конфигуратсияи пурраи чип ба таъхири баробар ба tCD2UM иҷозат диҳед. Барои арзиши tCD2UM ба варақаи иттилоотии дастгоҳ муроҷиат кунед.

Барқарор кардани чип ID Intel Stratix 10 FPGA IP Core

Барои аз нав барқарор кардани ядрои IP, шумо бояд сигнали барқароркуниро барои ҳадди аққал даҳ давраи соат тасдиқ кунед.

Шарҳ

1. Барои дастгоҳҳои Intel Stratix 10, ядрои IP-ро то ҳадди аққал tCD2UM пас аз оғози пурраи чип аз нав танзим накунед. Барои арзиши tCD2UM ба варақаи иттилоотии дастгоҳ муроҷиат кунед.
2. Барои роҳнамоии аслии IP, шумо бояд ба бахши Intel Stratix 10 Reset Release Release дар дастури корбари конфигуратсияи Intel Stratix 10 муроҷиат кунед.

Маълумоти марбут

Дастури корбар барои конфигуратсияи Intel Stratix 10

• Маълумоти бештарро дар бораи Intel Stratix 10 Reset Release IP медиҳад.

Чип ID Intel FPGA IP Cores

Ин бахш ядроҳои зерини IP-ро тавсиф мекунад

• Нодири чип ID Intel Arria 10 FPGA IP аслӣ
• Нодири Chip ID Intel Cyclone 10 GX FPGA IP аслӣ
• Ягона чип ID Intel FPGA асосии IP

Тавсифи функсионалӣ

Сигнали data_valid дар ҳолати аввала оғоз мешавад, ки дар он ягон маълумот аз дастгоҳ хонда намешавад. Пас аз таъом додани сигнали соат ба бандари вуруди clkin, чип ID Intel FPGA асосии IP ID чипи беназирро мехонад. Пас аз хондан, ядрои IP сигнали data_valid-ро тасдиқ мекунад, то нишон диҳад, ки арзиши беназири чипи ID дар порти баромад барои ҷустуҷӯ омода аст. Амалиёт танҳо вақте ки шумо ядрои IP-ро аз нав танзим мекунед, такрор мешавад. Порти баромади chip_id[63:0] арзиши ID-и чипи беназирро нигоҳ медорад, то даме ки шумо дастгоҳро аз нав танзим кунед ё ядрои IP-ро аз нав танзим кунед.

Шарҳ: Ядрои IP Intel Chip ID модели моделиронӣ надорад fileс. Барои тасдиқи ин асосии IP, Intel тавсия медиҳад, ки шумо арзёбии сахтафзорро анҷом диҳед.

Расми 2: Чип ID Intel FPGA бандарҳои асосии IP

Ҷадвали 3: Чип ID Intel FPGA IP асосии бандарҳои Тавсифи

Порт	I/O	Андоза (Бит)	Тавсифи
клкин	Вуруд	1	Сигнали соатро ба блоки ID чипи интиқол медиҳад. Басомадҳои максималии дастгирӣ инҳоянд: • Барои Intel Arria 10 ва Intel Cyclone 10 GX: 30 МГс. • Барои Intel MAX 10, Stratix V, Arria V ва Cyclone V: 100 МГс.
аз нав танзим кардан	Вуруд	1	Бозсозии синхронӣ, ки ядрои IP-ро аз нав барқарор мекунад. Барои аз нав барқарор кардани ядрои IP, сигнали азнавсозӣ ҳадди аққал 10 давраи clkin (1) -ро баланд кунед. Порти баромади chip_id [63:0] арзиши ID-и чипи беназирро то он даме, ки шумо дастгоҳро аз нав танзим кунед ё ядрои IP-ро аз нав танзим кунед, нигоҳ медорад.
data_valid	Натиҷа	1	Ин нишон медиҳад, ки ID чипи беназир барои ҷустуҷӯ омода аст. Агар сигнал паст бошад, ядрои IP дар ҳолати аввала қарор дорад ё барои бор кардани маълумот аз ID-и сӯзишворӣ идома дорад. Пас аз он ки ядрои IP сигналро тасдиқ мекунад, маълумот барои ҷустуҷӯ дар порти баромади chip_id[63..0] омода аст.
chip_id	Натиҷа	64	Идентификатсияи беназири чипи мувофиқи ҷойгиршавии ID-и муҳофизаткунандаи худро нишон медиҳад. Маълумот танҳо пас аз он эътибор дорад, ки ядрои IP сигнали data_valid-ро тасдиқ мекунад. Қимат ҳангоми фаъолкунӣ ба 0 бармегардад.

Дастрасӣ ба Chip ID-и беназири Intel Arria 10 FPGA IP ва нодири чип ID Intel Cyclone 10 GX FPGA IP тавассути Tap Signal

Шарҳ: ID чипи Intel Arria 10 ва Intel Cyclone 10 GX дастнорас аст, агар шумо дигар системаҳо ё ядроҳои IP дошта бошед, ки ба J дастрасӣ доранд.TAG ҳамзамон. Барои мисолample, таҳлилгари мантиқии Signal Tap II, Маҷмӯаи асбобҳои интиқолдиҳанда, сигналҳо ё зондҳои дохили система ва ядрои SmartVID Controller IP.

Вақте ки шумо сигнали барқароркуниро иваз мекунед, Unique Chip ID Intel Arria 10 FPGA IP ва ядроҳои ягонаи Chip ID Intel Cyclone 10 GX FPGA хондани чипро аз дастгоҳи Intel Arria 10 ё Intel Cyclone 10 GX оғоз мекунанд. Вақте ки ID чип омода аст, нодири Chip ID Intel Arria 10 FPGA IP ва ядроҳои ягонаи чип ID Intel Cyclone 10 GX FPGA сигнали data_valid-ро тасдиқ мекунанд ва J-ро ба итмом мерасонанд.TAG дастрасӣ.

Шарҳ: Пеш аз кӯшиши хондани ID чипи беназир пас аз конфигуратсияи пурраи чип ба таъхири баробар ба tCD2UM иҷозат диҳед. Барои арзиши tCD2UM ба варақаи иттилоотии дастгоҳ муроҷиат кунед.

Барқарор кардани чип ID Intel FPGA IP Core

Барои аз нав барқарор кардани ядрои IP, шумо бояд сигнали аз нав барқароркуниро барои ҳадди аққал даҳ давраи соат тасдиқ кунед. Пас аз он ки шумо сигнали барқароркуниро хомӯш кунед, ядрои IP ID чипи беназирро аз блоки ID-и муҳофизаткунанда дубора мехонад. Асоси IP пас аз анҷоми амалиёт сигнали data_valid-ро тасдиқ мекунад.

Шарҳ: Барои дастгоҳҳои Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V ва Cyclone V, ядрои IP-ро то ҳадди аққал tCD2UM пас аз оғози пурраи чип аз нав танзим накунед. Барои арзиши tCD2UM ба варақаи иттилоотии дастгоҳ муроҷиат кунед.

Чип ID Intel FPGA IP Cores Дастури корбар Archives

Агар версияи асосии IP дар рӯйхат набошад, дастури корбар барои версияи пешинаи IP корбар татбиқ мешавад.

Версияи асосии IP	Дастури корбар
18.1	Чип ID Intel FPGA IP Cores дастури корбар
18.0	Чип ID Intel FPGA IP Cores дастури корбар

Таърихи бознигарии ҳуҷҷат барои дастури корбари чип ID Intel FPGA IP Cores

Версияи ҳуҷҷат	Intel Quartus® Версияи ибтидоӣ	Тағйирот
2022.09.26	20.3	Хориҷ карда шуд Таҷрибаҳои беҳтарини идоракунии лоиҳа пайванд. Навсозӣ Тавсифи функсионалӣ дар Chip ID Intel Stratix 10 FPGA IP Core. Навсозӣ Тавсифи функсионалӣ дар чип ID Intel FPGA IP Cores.
2020.10.05	20.3	Тавсифи clkin ва resetports дар Ҷадвали навсозӣ карда шуд: Чип ID Intel FPGA IP асосии бандарҳои Тавсифи барои дохил кардани тафсилоти Intel MAX 10. нав карда шуд Барқарор кардани чип ID Intel FPGA IP Core қисмати дастгирии дастгоҳи Intel MAX 10-ро дар бар мегирад.
2019.05.17	19.1	нав карда шуд Барқарор кардани чип ID Intel Stratix 10 FPGA IP Core Мавзӯи илова кардани ёддошти дуюм дар бораи дастурҳои аслии IP.
2019.02.19	18.1	Дастгирии иловагӣ барои дастгоҳҳои Intel MAX 10 дар Корҳои IP ва дастгоҳҳои дастгирӣшаванда ҷадвал.
2018.12.24	18.1	Илова кард Чип ID Intel FPGA IP Cores Дастури корбар Archives ҷудокунӣ.  Ҳуҷҷатро аз нав сохтааст, то тафсилоти бештарро дар бораи дастгоҳҳои мувофиқи дастгирӣшаванда таъмин кунад.
2018.06.08	18.0	Тавсифи порти хондашуда нав карда шуд. Тавсифи порти барқарорсозӣ навсозӣ шуд.
2018.05.07	18.0	Илова ба порти Readid барои чип ID Intel Stratix 10 FPGA IP IP аслӣ.

 

Сана	Версия	Тағйирот
Декабри соли 2017	2017.12.11	Сарлавҳаи навшудаи ҳуҷҷат аз Дастури корбар Altera Unique Chip ID IP Core. Илова карда шуд Дастгирии дастгоҳ ҷудокунӣ.  Маълумоти якҷоя ва иловашуда аз Altera Arria 10 Дастури корбар нодири чип ID IP Core ва Stratix 10 Дастури корбари беназири чип ID IP Core. Ребрендинг ба Intel. Навсозӣ Тавсифи функсионалӣ. Дастгирии дастгоҳи Intel Cyclone 10 GX илова карда шуд.
Майи соли 2016	2016.05.02	Маълумоти стандартии асосии IP хориҷ карда шуд ва истинод ба дастури Quartus Prime илова карда шуд. Қайд дар бораи дастгирии дастгоҳи Arria 10 навшуда.
сентябр, 2014	2014.09.02	• Сарлавҳаи навшудаи ҳуҷҷат барои инъикоси номи нави "Altera Unique Chip ID" IP.

Сана	Версия	Тағйирот
август, 2014	2014.08.18	Қадамҳои навсозии параметрсозӣ барои муҳаррири параметрҳои кӯҳна. Қайд карда шуд, ки ин ядрои IP тарҳҳои Arria 10-ро дастгирӣ намекунад.
июн, 2014	2014.06.30	Маълумоти менеҷери Plug-In MegaWizard бо Каталоги IP иваз карда шуд. Маълумоти стандартӣ дар бораи навсозии ядроҳои IP илова карда шуд. Маълумоти стандартии насбкунӣ ва иҷозатномадиҳӣ илова карда шуд. Маълумоти кӯҳнашудаи сатҳи дастгирии дастгоҳ хориҷ карда шуд. Дастгирии дастгоҳи асосии IP ҳоло дар Каталоги IP ва муҳаррири параметрҳо дастрас аст.
сентябр, 2013	2013.09.20	Таҷдид карда шудааст, ки "Гаридани чипи ID-и дастгоҳи FPGA" ба "Гаридани ID чипи беназири дастгоҳи FPGA"
Май, 2013	1.0	Нашри аввал.

Фиристодани фикру ақида

Ҳуҷҷатҳо / Сарчашмаҳо

Intel Chip ID FPGA IP Cores [pdf] Дастури корбар Чип ID FPGA IP Cores, ID Chip, FPGA IP Cores, Cores IP

Иқтибосҳо

• Дастури корбар