HDMI FPGA IP ਲਈ intel AN 837 ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼
HDMI Intel® FPGA IP ਲਈ ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼
ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ ਤੁਹਾਨੂੰ FPGA ਡਿਵਾਈਸਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਹਾਈ-ਡੈਫੀਨੇਸ਼ਨ ਮਲਟੀਮੀਡੀਆ ਇੰਟਰਫੇਸ (HDMI) Intel FPGA IPs ਨੂੰ ਲਾਗੂ ਕਰਨ ਵਿੱਚ ਮਦਦ ਕਰਦੇ ਹਨ। ਇਹ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ HDMI Intel® FPGA IP ਵੀਡੀਓ ਇੰਟਰਫੇਸ ਲਈ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਦੀ ਸਹੂਲਤ ਦਿੰਦੇ ਹਨ।
- HDMI Intel FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ
- AN 745: Intel FPGA ਡਿਸਪਲੇਅਪੋਰਟ ਇੰਟਰਫੇਸ ਲਈ ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼
HDMI Intel FPGA IP ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼
HDMI Intel FPGA ਇੰਟਰਫੇਸ ਵਿੱਚ ਟ੍ਰਾਂਜਿਸ਼ਨ ਮਿਨੀਮਾਈਜ਼ਡ ਡਿਫਰੈਂਸ਼ੀਅਲ ਸਿਗਨਲਿੰਗ (TMDS) ਡੇਟਾ ਅਤੇ ਕਲਾਕ ਚੈਨਲ ਹਨ। ਇੰਟਰਫੇਸ ਵਿੱਚ ਵੀਡੀਓ ਇਲੈਕਟ੍ਰੋਨਿਕਸ ਸਟੈਂਡਰਡ ਐਸੋਸੀਏਸ਼ਨ (VESA) ਡਿਸਪਲੇ ਡੇਟਾ ਚੈਨਲ (DDC) ਵੀ ਹੈ। TMDS ਚੈਨਲ ਵੀਡੀਓ, ਆਡੀਓ, ਅਤੇ ਸਹਾਇਕ ਡੇਟਾ ਰੱਖਦੇ ਹਨ। DDC I2C ਪ੍ਰੋਟੋਕੋਲ 'ਤੇ ਅਧਾਰਤ ਹੈ। HDMI Intel FPGA IP ਕੋਰ ਐਕਸਟੈਂਡਡ ਡਿਸਪਲੇ ਆਈਡੈਂਟੀਫਿਕੇਸ਼ਨ ਡੇਟਾ (EDID) ਨੂੰ ਪੜ੍ਹਨ ਅਤੇ HDMI ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਵਿਚਕਾਰ ਸੰਰਚਨਾ ਅਤੇ ਸਥਿਤੀ ਜਾਣਕਾਰੀ ਦਾ ਆਦਾਨ-ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ DDC ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ।
HDMI Intel FPGA IP ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਸੁਝਾਅ
ਜਦੋਂ ਤੁਸੀਂ ਆਪਣੇ HDMI Intel FPGA IP ਸਿਸਟਮ ਨੂੰ ਡਿਜ਼ਾਈਨ ਕਰ ਰਹੇ ਹੋ, ਤਾਂ ਹੇਠਾਂ ਦਿੱਤੇ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਸੁਝਾਵਾਂ 'ਤੇ ਵਿਚਾਰ ਕਰੋ।
- ਪ੍ਰਤੀ ਟਰੇਸ ਦੋ ਤੋਂ ਵੱਧ ਨਾ ਵਰਤੋ ਅਤੇ ਸਟੱਬਾਂ ਰਾਹੀਂ ਬਚੋ
- ਕਨੈਕਟਰ ਅਤੇ ਕੇਬਲ ਅਸੈਂਬਲੀ (100 ohm ±10%) ਦੀ ਰੁਕਾਵਟ ਨਾਲ ਵਿਭਿੰਨ ਜੋੜੀ ਅੜਿੱਕਾ ਦਾ ਮੇਲ ਕਰੋ।
- TMDS ਸਿਗਨਲ ਸਕਿਊ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਅੰਤਰ-ਜੋੜਾ ਅਤੇ ਅੰਤਰ-ਜੋੜਾ ਸਕਿਊ ਨੂੰ ਛੋਟਾ ਕਰੋ
- ਹੇਠਲੇ ਜਹਾਜ਼ ਵਿੱਚ ਇੱਕ ਪਾੜੇ ਉੱਤੇ ਇੱਕ ਵਿਭਿੰਨ ਜੋੜੀ ਨੂੰ ਰੂਟ ਕਰਨ ਤੋਂ ਬਚੋ
- ਮਿਆਰੀ ਹਾਈ ਸਪੀਡ ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਅਭਿਆਸਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ
- TX ਅਤੇ RX ਦੋਵਾਂ 'ਤੇ ਬਿਜਲੀ ਦੀ ਪਾਲਣਾ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਲੈਵਲ ਸ਼ਿਫਟਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ
- HDMI 2 ਲਈ ਮਜਬੂਤ ਕੇਬਲਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ, ਜਿਵੇਂ ਕਿ Cat2.0 ਕੇਬਲ
ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ
ਪ੍ਰਦਾਨ ਕੀਤੇ ਗਏ ਲਿੰਕਾਂ ਵਿੱਚ Bitec ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ, Intel FPGA ਵਿਕਾਸ ਬੋਰਡਾਂ ਲਈ ਟੌਪੋਲੋਜੀ ਨੂੰ ਦਰਸਾਉਂਦੇ ਹਨ। HDMI 2.0 ਲਿੰਕ ਟੌਪੋਲੋਜੀ ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ ਤੁਹਾਨੂੰ 3.3 V ਇਲੈਕਟ੍ਰੀਕਲ ਪਾਲਣਾ ਨੂੰ ਪੂਰਾ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। Intel FPGA ਡਿਵਾਈਸਾਂ 'ਤੇ 3.3 V ਪਾਲਣਾ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ, ਤੁਹਾਨੂੰ ਲੈਵਲ ਸ਼ਿਫਟਰ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੀ ਲੋੜ ਹੈ। ਟ੍ਰਾਂਸਮੀਟਰ ਅਤੇ ਰਿਸੀਵਰ ਲਈ ਲੈਵਲ ਸ਼ਿਫਟਰ ਦੇ ਤੌਰ 'ਤੇ ਡੀਸੀ-ਕਪਲਡ ਰੀਡਰਾਈਵਰ ਜਾਂ ਰੀਟਾਈਮਰ ਦੀ ਵਰਤੋਂ ਕਰੋ।
ਬਾਹਰੀ ਵਿਕਰੇਤਾ ਉਪਕਰਣ TMDS181 ਅਤੇ TDP158RSBT ਹਨ, ਦੋਵੇਂ DC-ਕੱਪਲਡ ਲਿੰਕਾਂ 'ਤੇ ਚੱਲਦੇ ਹਨ। ਦੂਜੇ ਉਪਭੋਗਤਾ ਰਿਮੋਟ ਕੰਟਰੋਲ ਡਿਵਾਈਸਾਂ ਨਾਲ ਇੰਟਰ-ਓਪਰੇਟਿੰਗ ਕਰਦੇ ਸਮੇਂ ਕਾਰਜਕੁਸ਼ਲਤਾ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਤੁਹਾਨੂੰ CEC ਲਾਈਨਾਂ 'ਤੇ ਇੱਕ ਸਹੀ ਪੁੱਲ-ਅੱਪ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। Bitec ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ CTS-ਪ੍ਰਮਾਣਿਤ ਹਨ। ਪ੍ਰਮਾਣੀਕਰਨ, ਹਾਲਾਂਕਿ, ਉਤਪਾਦ-ਪੱਧਰ ਵਿਸ਼ੇਸ਼ ਹੈ। ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰਾਂ ਨੂੰ ਸਹੀ ਕਾਰਜਕੁਸ਼ਲਤਾ ਲਈ ਅੰਤਿਮ ਉਤਪਾਦ ਨੂੰ ਪ੍ਰਮਾਣਿਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ।
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
- HSMC HDMI ਡੌਟਰ ਕਾਰਡ ਰੀਵਿਜ਼ਨ 8 ਲਈ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ
- FMC HDMI ਡੌਟਰ ਕਾਰਡ ਰੀਵਿਜ਼ਨ 11 ਲਈ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ
- FMC HDMI ਡੌਟਰ ਕਾਰਡ ਰੀਵਿਜ਼ਨ 6 ਲਈ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ
ਹੌਟ-ਪਲੱਗ ਡਿਟੈਕਟ (HPD)
HPD ਸਿਗਨਲ ਆਉਣ ਵਾਲੇ +5V ਪਾਵਰ ਸਿਗਨਲ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ, ਸਾਬਕਾ ਲਈampਲੇ, HPD ਪਿੰਨ ਨੂੰ ਸਿਰਫ਼ ਉਦੋਂ ਹੀ ਲਗਾਇਆ ਜਾ ਸਕਦਾ ਹੈ ਜਦੋਂ ਸਰੋਤ ਤੋਂ +5V ਪਾਵਰ ਸਿਗਨਲ ਦਾ ਪਤਾ ਲਗਾਇਆ ਜਾਂਦਾ ਹੈ। ਇੱਕ FPGA ਨਾਲ ਇੰਟਰਫੇਸ ਕਰਨ ਲਈ, ਤੁਹਾਨੂੰ FPGA I/O ਵੋਲਯੂਮ ਵਿੱਚ 5V HPD ਸਿਗਨਲ ਦਾ ਅਨੁਵਾਦ ਕਰਨ ਦੀ ਲੋੜ ਹੈtage ਪੱਧਰ (VCCIO), ਇੱਕ ਵੋਲਯੂਮ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏtage ਪੱਧਰੀ ਅਨੁਵਾਦਕ ਜਿਵੇਂ ਕਿ TI TXB0102, ਜਿਸ ਵਿੱਚ ਪੁੱਲ-ਅੱਪ ਰੋਧਕ ਏਕੀਕ੍ਰਿਤ ਨਹੀਂ ਹਨ। ਇੱਕ HDMI ਸਰੋਤ ਨੂੰ HPD ਸਿਗਨਲ ਨੂੰ ਹੇਠਾਂ ਖਿੱਚਣ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ ਤਾਂ ਜੋ ਇਹ ਇੱਕ ਫਲੋਟਿੰਗ HPD ਸਿਗਨਲ ਅਤੇ ਉੱਚ ਵੋਲਯੂਮ ਵਿੱਚ ਭਰੋਸੇਯੋਗਤਾ ਨਾਲ ਫਰਕ ਕਰ ਸਕੇtagਈ ਪੱਧਰ ਦਾ HPD ਸਿਗਨਲ। ਇੱਕ HDMI ਸਿੰਕ +5V ਪਾਵਰ ਸਿਗਨਲ ਨੂੰ FPGA I/O ਵੋਲ ਵਿੱਚ ਅਨੁਵਾਦ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈtagਈ ਪੱਧਰ (VCCIO)। ਫਲੋਟਿੰਗ +10V ਪਾਵਰ ਸਿਗਨਲ ਨੂੰ ਵੱਖਰਾ ਕਰਨ ਲਈ ਸਿਗਨਲ ਨੂੰ ਇੱਕ ਰੋਧਕ (5K) ਨਾਲ ਕਮਜ਼ੋਰ ਤੌਰ 'ਤੇ ਹੇਠਾਂ ਖਿੱਚਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਜਦੋਂ ਇੱਕ HDMI ਸਰੋਤ ਦੁਆਰਾ ਨਹੀਂ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ। ਇੱਕ HDMI ਸਰੋਤ +5V ਪਾਵਰ ਸਿਗਨਲ ਦੀ ਓਵਰ-ਕਰੰਟ ਸੁਰੱਖਿਆ 0.5A ਤੋਂ ਵੱਧ ਨਹੀਂ ਹੁੰਦੀ ਹੈ।
HDMI Intel FPGA IP ਡਿਸਪਲੇ ਡਾਟਾ ਚੈਨਲ (DDC)
HDMI Intel FPGA IP DDC I2C ਸਿਗਨਲਾਂ (SCL ਅਤੇ SDA) 'ਤੇ ਅਧਾਰਤ ਹੈ ਅਤੇ ਇਸ ਲਈ ਪੁੱਲ-ਅੱਪ ਰੋਧਕਾਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਇੱਕ Intel FPGA ਨਾਲ ਇੰਟਰਫੇਸ ਕਰਨ ਲਈ, ਤੁਹਾਨੂੰ 5V SCL ਅਤੇ SDA ਸਿਗਨਲ ਪੱਧਰ ਨੂੰ FPGA I/O ਵੋਲਯੂਮ ਵਿੱਚ ਅਨੁਵਾਦ ਕਰਨ ਦੀ ਲੋੜ ਹੈtage ਪੱਧਰ (VCCIO) ਇੱਕ ਵੋਲਯੂਮ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏtagਈ ਪੱਧਰੀ ਅਨੁਵਾਦਕ, ਜਿਵੇਂ ਕਿ TI TXS0102 ਜਿਵੇਂ ਕਿ Bitec HDMI 2.0 ਬੇਟੀ ਕਾਰਡ ਵਿੱਚ ਵਰਤਿਆ ਗਿਆ ਹੈ। TI TXS0102 ਵੋਲtage ਪੱਧਰੀ ਅਨੁਵਾਦਕ ਯੰਤਰ ਅੰਦਰੂਨੀ ਪੁੱਲ-ਅੱਪ ਰੋਧਕਾਂ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰਦਾ ਹੈ ਤਾਂ ਜੋ ਆਨ-ਬੋਰਡ ਪੁੱਲ-ਅੱਪ ਰੋਧਕਾਂ ਦੀ ਲੋੜ ਨਾ ਪਵੇ।
AN 837 ਲਈ ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ: HDMI Intel FPGA IP ਲਈ ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼
| ਦਸਤਾਵੇਜ਼ ਸੰਸਕਰਣ | ਤਬਦੀਲੀਆਂ |
| 2019.01.28 |
|
| ਮਿਤੀ | ਸੰਸਕਰਣ | ਤਬਦੀਲੀਆਂ |
| ਜਨਵਰੀ 2018 | 2018.01.22 | ਸ਼ੁਰੂਆਤੀ ਰੀਲੀਜ਼।
ਨੋਟ: ਇਸ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ HDMI Intel FPGA ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ ਸ਼ਾਮਲ ਹਨ ਜੋ AN 745 ਤੋਂ ਹਟਾਏ ਗਏ ਸਨ: ਡਿਸਪਲੇਪੋਰਟ ਅਤੇ HDMI ਇੰਟਰਫੇਸ ਲਈ ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ ਅਤੇ AN 745 ਦਾ ਨਾਮ ਬਦਲਿਆ ਗਿਆ: Intel FPGA ਡਿਸਪਲੇਅਪੋਰਟ ਇੰਟਰਫੇਸ ਲਈ ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼। |
ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਮਿਆਰੀ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਸਾਰ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ।
ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ID: 683677
ਸੰਸਕਰਣ: 2019-01-28
ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ
 |
HDMI FPGA IP ਲਈ intel AN 837 ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ [pdf] ਯੂਜ਼ਰ ਗਾਈਡ HDMI FPGA IP ਲਈ AN 837 ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼, AN 837, HDMI FPGA IP ਲਈ ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼, HDMI FPGA IP ਲਈ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼, HDMI FPGA IP |
