HDMI FPGA IP-д зориулсан intel AN 837 дизайны удирдамж
HDMI Intel® FPGA IP-д зориулсан дизайны удирдамж
Дизайны заавар нь FPGA төхөөрөмжүүдийг ашиглан өндөр нарийвчлалтай мультимедиа интерфэйс (HDMI) Intel FPGA IP-г хэрэгжүүлэхэд тань тусална. Эдгээр удирдамж нь HDMI Intel® FPGA IP видео интерфэйсүүдийн хавтангийн дизайныг хөнгөвчлөх болно.
- HDMI Intel FPGA IP хэрэглэгчийн гарын авлага
- AN 745: Intel FPGA DisplayPort интерфейсийн дизайны удирдамж
HDMI Intel FPGA IP дизайны удирдамж
HDMI Intel FPGA интерфейс нь Шилжилтийг багасгасан дифференциал дохиолол (TMDS) өгөгдөл болон цагны сувгуудтай. Интерфэйс нь Видео электроникийн стандартын холбоо (VESA) дэлгэцийн мэдээллийн сувгийг (DDC) агуулдаг. TMDS сувгууд нь видео, аудио болон туслах өгөгдлийг дамжуулдаг. DDC нь I2C протокол дээр суурилдаг. HDMI Intel FPGA IP цөм нь DDC-г ашиглан Өргөтгөсөн дэлгэцийн таних өгөгдлийг (EDID) уншиж, HDMI эх үүсвэр болон угаалтуурын хооронд тохиргоо болон төлөвийн мэдээллийг солилцдог.
HDMI Intel FPGA IP самбарын дизайны зөвлөмжүүд
Та HDMI Intel FPGA IP системийг зохион бүтээхдээ самбарын дизайны дараах зөвлөмжийг анхаарч үзээрэй.
- Нэг ул мөр бүрт хоёроос илүүгүй дамжуулалтыг ашиглаж, бүдүүвчээр дамжуулж болохгүй
- Дифференциал хосын эсэргүүцлийг холбогч ба кабелийн угсралтын эсэргүүцэлтэй (100 ом ±10%) тааруулна уу.
- TMDS дохионы хазайлтын шаардлагыг хангахын тулд хос хоорондын болон хос хоорондын хазайлтыг багасгах
- Дифференциал хосыг доорх хавтгай дахь цоорхойгоор чиглүүлэхээс зайлсхий
- Стандарт өндөр хурдны ПХБ дизайны практикийг ашигла
- TX болон RX аль алинд нь цахилгааны зохицуулалтыг хангахын тулд түвшний шилжүүлэгчийг ашигла
- HDMI 2-д зориулсан Cat2.0 кабель гэх мэт бат бөх кабель ашиглана уу
Схемийн диаграммууд
Өгөгдсөн линк дэх Bitec-ийн бүдүүвч диаграммууд нь Intel FPGA хөгжүүлэлтийн самбаруудын топологийг харуулсан болно. HDMI 2.0 холбоосын топологийг ашиглах нь 3.3 В-ын цахилгааны шаардлагыг хангасан байхыг шаарддаг. Intel FPGA төхөөрөмжүүдийн 3.3 V-ийн нийцлийг хангахын тулд та түвшний шилжүүлэгч ашиглах хэрэгтэй. Дамжуулагч ба хүлээн авагчийн түвшний шилжүүлэгч болгон тогтмол гүйдлийн холболттой дахин драйвер эсвэл таймер ашиглана уу.
Гадаад үйлдвэрлэгчийн төхөөрөмжүүд нь DCcoupled холбоос дээр ажилладаг TMDS181 ба TDP158RSBT юм. Хэрэглэгчийн алсын удирдлагатай бусад төхөөрөмжтэй ажиллах үед ажиллагааг хангахын тулд CEC шугам дээр зөв татах шаардлагатай. Bitec-ийн бүдүүвч диаграммууд нь CTS-ээр баталгаажсан. Гэсэн хэдий ч гэрчилгээ нь тухайн бүтээгдэхүүний түвшний онцлог шинж чанартай байдаг. Платформ зохион бүтээгчид эцсийн бүтээгдэхүүнийг зөв ажиллахын тулд баталгаажуулахыг зөвлөж байна.
Холбогдох мэдээлэл
- HSMC HDMI Daughter Card Revision 8-д зориулсан бүдүүвч диаграм
- FMC HDMI Daughter Card Revision 11-ийн бүдүүвч диаграм
- FMC HDMI Daughter Card Revision 6-ийн бүдүүвч диаграм
Халуун залгуур илрүүлэх (HPD)
HPD дохио нь ирж буй +5V тэжээлийн дохионоос хамаарна, жишээ ньample, эх үүсвэрээс +5V цахилгаан дохио илэрсэн үед л HPD зүүг баталгаажуулж болно. FPGA-тай холбогдохын тулд та 5V HPD дохиог FPGA I/O хэмжээ рүү хөрвүүлэх хэрэгтэй.tage түвшин (VCCIO), боть ашигланtagTI TXB0102 гэх мэт e түвшний орчуулагч, татах резисторыг нэгтгээгүй. HDMI эх үүсвэр нь хөвөгч HPD дохио болон өндөр дууны хооронд найдвартай ялгахын тулд HPD дохиог буулгах шаардлагатай.tage түвшний HPD дохио. HDMI угаалтуур +5V тэжээлийн дохиог FPGA I/O-д хөрвүүлсэн байх ёстойtage түвшин (VCCIO). HDMI эх үүсвэрээр удирдуулахгүй үед хөвөгч +10V тэжээлийн дохиог ялгахын тулд дохиог резистороор (5К) бага зэрэг буулгах ёстой. HDMI эх үүсвэр +5V тэжээлийн дохио нь 0.5А-аас ихгүй хэт гүйдлийн хамгаалалттай.
HDMI Intel FPGA IP дэлгэцийн мэдээллийн суваг (DDC)
HDMI Intel FPGA IP DDC нь I2C дохио (SCL болон SDA) дээр суурилдаг бөгөөд татах резистор шаарддаг. Intel FPGA-тай холбогдохын тулд та 5V SCL болон SDA дохионы түвшинг FPGA I/O хэмжээ болгон хөрвүүлэх хэрэгтэй.tage түвшин (VCCIO) боть ашигланtagBitec HDMI 0102 охин картанд ашигладаг TI TXS2.0 зэрэг e түвшний орчуулагч. TI TXS0102 ботьtage түвшний орчуулагч төхөөрөмж нь дотоод татах резисторуудыг нэгтгэсэн тул самбар дээрх татах резистор шаардлагагүй болно.
AN 837-д зориулсан баримт бичгийн засварын түүх: HDMI Intel FPGA IP-д зориулсан дизайны удирдамж
| Баримт бичгийн хувилбар | Өөрчлөлтүүд |
| 2019.01.28 |
|
| Огноо | Хувилбар | Өөрчлөлтүүд |
| 2018 оны нэгдүгээр сар | 2018.01.22 | Анхны хувилбар.
Тайлбар: Энэхүү баримт бичиг нь AN 745: DisplayPort болон HDMI интерфейсүүдийн дизайны удирдамжаас хасагдсан HDMI Intel FPGA дизайны удирдамжийг агуулж, AN 745: Intel FPGA DisplayPort интерфейсийн дизайны удирдамж гэж өөрчилсөн. |
Intel корпораци. Бүх эрх хуулиар хамгаалагдсан. Intel, Intel лого болон бусад Intel тэмдэг нь Intel корпораци эсвэл түүний охин компаниудын худалдааны тэмдэг юм. Intel нь FPGA болон хагас дамжуулагч бүтээгдэхүүнүүдээ Intel-ийн стандарт баталгааны дагуу одоогийн техникийн үзүүлэлтүүдэд нийцүүлэн ажиллуулах баталгаа өгдөг боловч ямар ч бүтээгдэхүүн, үйлчилгээнд ямар ч үед мэдэгдэлгүйгээр өөрчлөлт оруулах эрхтэй. Intel нь бичгээр тохиролцсоноос бусад тохиолдолд энд дурдсан аливаа мэдээлэл, бүтээгдэхүүн, үйлчилгээг ашиглах, ашиглахаас үүдэн гарах хариуцлага, хариуцлага хүлээхгүй. Intel-ийн хэрэглэгчид нийтлэгдсэн мэдээлэлд найдах, бүтээгдэхүүн, үйлчилгээний захиалга өгөхөөс өмнө төхөөрөмжийн техникийн үзүүлэлтүүдийн хамгийн сүүлийн хувилбарыг авахыг зөвлөж байна.
Бусад нэр, брэндийг бусдын өмч гэж үзэж болно.
ID: 683677
Хувилбар: 2019-01-28
Баримт бичиг / нөөц
 |
HDMI FPGA IP-д зориулсан intel AN 837 дизайны удирдамж [pdf] Хэрэглэгчийн гарын авлага HDMI FPGA IP-д зориулсан AN 837 дизайны удирдамж, AN 837, HDMI FPGA IP-д зориулсан дизайны удирдамж, HDMI FPGA IP-д зориулсан удирдамж, HDMI FPGA IP |
