intel Chip ID FPGA IP өзөктөрү

Ар бир колдоого алынган Intel® FPGA уникалдуу 64-бит чип ID'ге ээ. Chip ID Intel FPGA IP өзөктөрү түзмөктү идентификациялоо үчүн бул чиптин идентификаторун окууга мүмкүндүк берет.

Тиешелүү маалымат

• Intel FPGA IP өзөктөрүнө киришүү
  • Бардык Intel FPGA IP өзөктөрү, анын ичинде IP өзөктөрүн параметрлештирүү, түзүү, жаңылоо жана симуляциялоо жөнүндө жалпы маалымат берет.
• Комбинацияланган симуляторду орнотуу сценарийин түзүү
  • Программалык камсыздоону же IP версиясын жаңыртуу үчүн кол менен жаңыртууну талап кылбаган симуляция скрипттерин түзүңүз.

Түзмөктү колдоо

IP өзөктөрү	Колдоого алынган түзмөктөр
Чип ID Intel Stratix® 10 FPGA IP өзөгү	Intel Stratix 10
Unique Chip ID Intel Arria® 10 FPGA IP өзөгү	Intel Arria 10
Unique Chip ID Intel Cyclone® 10 GX FPGA IP өзөгү	Intel Cyclone 10 GX
Unique Chip ID Intel MAX® 10 FPGA IP	Intel MAX 10
Unique Chip ID Intel FPGA IP өзөгү	Stratix V Arria V Cyclone V

Тиешелүү маалымат

• Unique Chip ID Intel MAX 10 FPGA IP Core

Chip ID Intel Stratix 10 FPGA IP Core

• Бул бөлүм чип ID Intel Stratix 10 FPGA IP өзөгүн сүрөттөйт.

Функционалдык сүрөттөмө

data_valid сигналы түзмөктөн эч кандай маалымат окулбай турган баштапкы абалда төмөн башталат. Readid киргизүү портуна жогоркудан төмөнгө импульс бергенден кийин, Chip ID Intel Stratix 10 FPGA IP уникалдуу чип идентификаторун окуйт. Окуп чыккандан кийин, IP өзөгү data_valid сигналын ырастап, чыгуу портундагы уникалдуу чиптин ID мааниси кайра алууга даяр экенин көрсөтөт. Операция сиз IP өзөгүн баштапкы абалга келтиргенде гана кайталанат. chip_id[63:0] чыгаруу порту уникалдуу чип идентификаторунун маанисин сиз түзмөктү кайра конфигурациялаганга чейин же IP өзөгүн баштапкы абалга келтирмейинче кармап турат.

Эскертүү: Чип ID IP өзөгүн окшоштура албайсыз, анткени IP өзөгү SDMден чиптин ID маалыматтарына жооп алат. Бул IP өзөгүн ырастоо үчүн, Intel аппараттык камсыздоону баалоону сунуштайт.

Порттар

1-сүрөт: Chip ID Intel Stratix 10 FPGA IP негизги порттору

2-таблица: Chip ID Intel Stratix 10 FPGA IP негизги портторунун сүрөттөлүшү

Порт	I/O	Өлчөмү (бит)	Description
клкин	Киргизүү	1	Чиптин ID блогуна саат сигналын берет. Колдоого алынган максималдуу жыштык системаңыздын саатына барабар.
баштапкы абалга келтирүү	Киргизүү	1	IP өзөгүн баштапкы абалга келтирүүчү синхрондуу баштапкы абалга келтирүү. IP өзөгүн баштапкы абалга келтирүү үчүн, жок дегенде 10 clkin цикли үчүн баштапкы абалга келтирүү сигналын бийиктеңиз.
data_valid	Чыгуу	1	Уникалдуу чип идентификатору издөөгө даяр экенин көрсөтөт. Сигнал аз болсо, IP өзөгү баштапкы абалда же сактагычтын идентификаторунан маалыматтарды жүктөө үчүн жүрүп жатат. IP өзөгү сигналды ырастагандан кийин, маалымат chip_id[63..0] чыгуу портунда издөөгө даяр.
chip_id	Чыгуу	64	Тиешелүү сактагычтын ID жайгашкан жерине ылайык уникалдуу чип идентификаторун көрсөтөт. Маалыматтар IP өзөгү data_valid сигналын ырастагандан кийин гана жарактуу болот. Күйгүзүлгөндө маани 0гө кайтарылат. chip_id [63:0] чыгаруу порту уникалдуу чип идентификаторунун маанисин сиз түзмөктү кайра конфигурациялаганга чейин же IP өзөгүн баштапкы абалга келтиргенге чейин кармап турат.
даяр	Киргизүү	1	Readid сигналы аппараттан ID маанисин окуу үчүн колдонулат. Сигнал 1ден 0гө өзгөргөн сайын, IP өзөгү окуу ID операциясын ишке киргизет. Колдонулбаган учурда сигналды 0гө чейин айдашыңыз керек. Окуу идентификатору операциясын баштоо үчүн сигналды жок дегенде 3 саат цикли үчүн жогору айдаңыз, андан кийин аны ылдый тартыңыз. IP өзөгү чиптин идентификаторунун маанисин окуй баштайт.

Chip ID Intel Stratix 10 FPGA IPге Signal Tap аркылуу кирүү

Readid сигналын которуштурууда, Chip ID Intel Stratix 10 FPGA IP өзөгү Intel Stratix 10 түзмөгүнөн чип идентификаторун окуй баштайт. Чип идентификатору даяр болгондо, Intel Stratix 10 FPGA IP өзөгү data_valid сигналын ырастап, J аяктайт.TAG мүмкүндүк алуу.

Эскертүү: Уникалдуу чип идентификаторун окууга аракет кылуудан мурун, толук чип конфигурациясынан кийин tCD2UM эквивалентине барабар кечиктирүүгө уруксат бериңиз. tCD2UM мааниси үчүн түзмөктүн тиешелүү маалымат жадыбалын караңыз.

Chip ID Intel Stratix 10 FPGA IP Core баштапкы абалга келтирилүүдө

IP өзөгүн баштапкы абалга келтирүү үчүн, сиз баштапкы абалга келтирүү сигналын жок дегенде он саат циклине ырасташыңыз керек.

Эскертүү

1. Intel Stratix 10 түзмөктөрү үчүн чипти толук инициализациялоодон кийин жок дегенде tCD2UM болмоюнча IP өзөгүн баштапкы абалга келтирбеңиз. tCD2UM мааниси үчүн түзмөктүн тиешелүү маалымат жадыбалын караңыз.
2. IP негизги инстанциясынын көрсөтмөлөрү үчүн Intel Stratix 10 Конфигурациясынын Колдонуучу колдонмосундагы Intel Stratix 10 Reset Release IP бөлүмүнө кайрылышыңыз керек.

Тиешелүү маалымат

Intel Stratix 10 Конфигурация Колдонуучунун колдонмосу

• Intel Stratix 10 Reset Release IP жөнүндө көбүрөөк маалымат берет.

Чип ID Intel FPGA IP өзөктөрү

Бул бөлүмдө төмөнкү IP өзөктөрү сүрөттөлөт

• Unique Chip ID Intel Arria 10 FPGA IP өзөгү
• Unique Chip ID Intel Cyclone 10 GX FPGA IP өзөгү
• Unique Chip ID Intel FPGA IP өзөгү

Функционалдык сүрөттөмө

data_valid сигналы түзмөктөн эч кандай маалымат окулбай турган баштапкы абалда төмөн башталат. Clkin киргизүү портуна саат сигналын бергенден кийин, Chip ID Intel FPGA IP өзөгү уникалдуу чип идентификаторун окуйт. Окуп чыккандан кийин, IP өзөгү data_valid сигналын ырастап, чыгуу портундагы уникалдуу чиптин ID мааниси кайра алууга даяр экенин көрсөтөт. Операция сиз IP өзөгүн баштапкы абалга келтиргенде гана кайталанат. chip_id[63:0] чыгаруу порту уникалдуу чип идентификаторунун маанисин сиз түзмөктү кайра конфигурациялаганга чейин же IP өзөгүн баштапкы абалга келтирмейинче кармап турат.

Эскертүү: Intel Chip ID IP өзөгүндө симуляция модели жок fileс. Бул IP өзөгүн ырастоо үчүн, Intel аппараттык камсыздоону баалоону сунуштайт.

2-сүрөт: Chip ID Intel FPGA IP негизги порттору

3-таблица: Chip ID Intel FPGA IP негизги портторунун сүрөттөлүшү

Порт	I/O	Өлчөмү (бит)	Description
клкин	Киргизүү	1	Чиптин ID блогуна саат сигналын берет. Максималдуу колдоого алынган жыштыктар төмөнкүдөй: • Intel Arria 10 жана Intel Cyclone 10 GX үчүн: 30 МГц. • Intel MAX 10, Stratix V, Arria V жана Cyclone V үчүн: 100 МГц.
баштапкы абалга келтирүү	Киргизүү	1	IP өзөгүн баштапкы абалга келтирүүчү синхрондуу баштапкы абалга келтирүү. IP өзөгүн баштапкы абалга келтирүү үчүн, баштапкы абалга келтирүү сигналын жок дегенде 10 clkin цикли (1) үчүн бийик коюңуз. chip_id [63:0] чыгаруу порту уникалдуу чип идентификаторунун маанисин сиз түзмөктү кайра конфигурациялаганга чейин же IP өзөгүн баштапкы абалга келтиргенге чейин кармап турат.
data_valid	Чыгуу	1	Уникалдуу чип идентификатору издөөгө даяр экенин көрсөтөт. Сигнал аз болсо, IP өзөгү баштапкы абалда же сактагычтын идентификаторунан маалыматтарды жүктөө үчүн жүрүп жатат. IP өзөгү сигналды ырастагандан кийин, маалымат chip_id[63..0] чыгуу портунда издөөгө даяр.
chip_id	Чыгуу	64	Тиешелүү сактагычтын ID жайгашкан жерине ылайык уникалдуу чип идентификаторун көрсөтөт. Маалыматтар IP өзөгү data_valid сигналын ырастагандан кийин гана жарактуу болот. Күйгүзүлгөндө маани 0гө кайтарылат.

Unique Chip ID Intel Arria 10 FPGA IP жана Unique Chip ID Intel Cyclone 10 GX FPGA IP сигналын таптоо аркылуу кирүү

Эскертүү: Intel Arria 10 жана Intel Cyclone 10 GX чип идентификаторлору J кире турган башка системаларыңыз же IP өзөктөрүңүз болсо, жеткиликсиз.TAG бир эле убакта. Мисалы үчүнample, Signal Tap II Logic Analyzer, Transceiver Toolkit, системадагы сигналдар же зонддор жана SmartVID Controller IP өзөгү.

Баштапкы абалга келтирүү сигналын алмаштырганда, Unique Chip ID Intel Arria 10 FPGA IP жана Unique Chip ID Intel Cyclone 10 GX FPGA IP өзөктөрү Intel Arria 10 же Intel Cyclone 10 GX түзмөгүнөн чип идентификаторун окуй баштайт. Чип ID даяр болгондо, Unique Chip ID Intel Arria 10 FPGA IP жана Unique Chip ID Intel Cyclone 10 GX FPGA IP өзөктөрү data_valid сигналын ырастап, JTAG мүмкүндүк алуу.

Эскертүү: Уникалдуу чип идентификаторун окууга аракет кылуудан мурун, толук чип конфигурациясынан кийин tCD2UM эквивалентине барабар кечиктирүүгө уруксат бериңиз. tCD2UM мааниси үчүн түзмөктүн тиешелүү маалымат жадыбалын караңыз.

Chip ID Intel FPGA IP Core баштапкы абалга келтирилүүдө

IP өзөгүн баштапкы абалга келтирүү үчүн, сиз баштапкы абалга келтирүү сигналын жок дегенде он саат циклине ырасташыңыз керек. Сиз баштапкы абалга келтирүү сигналын өчүргөндөн кийин, IP өзөгү уникалдуу чиптин идентификаторун сактагычтын ID блогунан кайра окуйт. IP өзөгү операцияны аяктагандан кийин data_valid сигналын ырастайт.

Эскертүү: Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V жана Cyclone V түзмөктөрү үчүн чипти толук инициализациялоодон кийин жок дегенде tCD2UM чейин IP өзөгүн баштапкы абалга келтирбеңиз. tCD2UM мааниси үчүн түзмөктүн тиешелүү маалымат жадыбалын караңыз.

Chip ID Intel FPGA IP Cores Колдонуучу колдонмо Archives

Эгерде IP негизги версия тизмеде жок болсо, мурунку IP негизги версиясы үчүн колдонуучу колдонмосу колдонулат.

IP негизги версиясы	Колдонуучунун колдонмосу
18.1	Chip ID Intel FPGA IP Cores Колдонуучу колдонмосу
18.0	Chip ID Intel FPGA IP Cores Колдонуучу колдонмосу

Chip ID Intel FPGA IP Cores Колдонуучунун колдонмосу үчүн документти кайра карап чыгуу тарыхы

Документтин версиясы	Intel Quartus® Prime Version	Өзгөрүүлөр
2022.09.26	20.3	Өчүрүлдү Долбоорду башкаруунун мыкты тажрыйбалары шилтеме. Жаңыртылган Функционалдык сүрөттөмө Chip ID Intel Stratix 10 FPGA IP Core ичинде. Жаңыртылган Функционалдык сүрөттөмө чип ID Intel FPGA IP өзөктөрүндө.
2020.10.05	20.3	Таблицадагы clkin жана баштапкы абалга келтирилген порттордун сыпаттамасы жаңыртылды: Chip ID Intel FPGA IP негизги портторунун сүрөттөлүшү Intel MAX 10 деталдарын камтуу үчүн. жаңыртылган Chip ID Intel FPGA IP Core баштапкы абалга келтирилүүдө бөлүм Intel MAX 10 түзмөгү үчүн колдоо камтыган.
2019.05.17	19.1	жаңыртылган Chip ID Intel Stratix 10 FPGA IP Core баштапкы абалга келтирилүүдө IP негизги инстанциясынын көрсөтмөлөрүнө байланыштуу экинчи эскертүү кошуу темасы.
2019.02.19	18.1	Intel MAX 10 түзмөктөрүнө колдоо кошулду IP өзөктөрү жана колдоого алынган түзмөктөр стол.
2018.12.24	18.1	кошулду Chip ID Intel FPGA IP Cores Колдонуучу колдонмо Archives бөлүм.  Тиешелүү колдоого алынган түзмөктөр боюнча кененирээк маалымат берүү үчүн документ кайра түзүлдү.
2018.06.08	18.0	Readid портунун сүрөттөмөсү жаңырды. Калыбына келтирүү портунун сүрөттөмөсү жаңырды.
2018.05.07	18.0	Chip ID Intel Stratix 10 FPGA IP IP өзөгү үчүн Readid порту кошулду.

 

Дата	Версия	Өзгөрүүлөр
декабрь 2017	2017.12.11	Документтин аталышы жаңыртылган Altera Unique Chip ID IP Core Колдонуучу колдонмосу. Кошулган Түзмөктү колдоо бөлүм.  Бириктирилген жана кошулган маалымат Altera Arria 10 Unique Chip ID IP Core Колдонуучу колдонмосу жана Stratix 10 Unique Chip ID IP Core Колдонуучу колдонмосу. Intel компаниясына ребрендацияланган. Жаңыртылган Функционалдык сүрөттөмө. Кошулган Intel Cyclone 10 GX түзмөк колдоосу.
Май 2016	2016.05.02	Стандарттык IP негизги маалымат алынып салынды жана Quartus Prime Handbook шилтемеси кошулду. Arria 10 түзмөгүн колдоо жөнүндө жаңыртылган эскертүү.
Сентябрь, 2014-жыл	2014.09.02	• "Altera Unique Chip ID" IP өзөгүнүн жаңы атын чагылдыруу үчүн документтин аталышы жаңыртылды.

Дата	Версия	Өзгөрүүлөр
Август, 2014-жыл	2014.08.18	Мурунку параметр редактору үчүн жаңыртылган параметрлөө кадамдары. Бул IP өзөгү Arria 10 дизайнын колдобой тургандыгын кошумчалайт.
июнь, 2014-жыл	2014.06.30	MegaWizard Plug-In менеджери маалыматы IP каталогу менен алмаштырылды. IP өзөктөрүн жаңылоо жөнүндө стандарттык маалымат кошулду. Стандарттык орнотуу жана лицензиялоо маалыматы кошулду. Түзмөктү колдоо деңгээлинин эскирген маалыматы алынып салынды. IP негизги түзмөк колдоосу азыр IP каталогунда жана параметр редакторунда жеткиликтүү.
Сентябрь, 2013-жыл	2013.09.20	"FPGA түзмөгүнүн чип идентификаторун алуу" деген сөздү "FPGA түзмөгүнүн уникалдуу чип идентификаторун алуу" деп жаңыртылды.
Май, 2013	1.0	Алгачкы чыгаруу.

Пикир жөнөтүү

Документтер / Ресурстар

intel Chip ID FPGA IP өзөктөрү [pdf] Колдонуучунун колдонмосу Чип ID FPGA IP өзөктөрү, чип ID, FPGA IP өзөктөрү, IP өзөктөрү

Шилтемелер

• User Manual