intel AN 837 tervezési irányelvek HDMI FPGA IP-hez
Tervezési irányelvek a HDMI Intel® FPGA IP-hez
A tervezési irányelvek segítenek a High-Definition Multimedia Interface (HDMI) Intel FPGA IP-k FPGA-eszközök használatával történő megvalósításában. Ezek az irányelvek megkönnyítik a HDMI Intel® FPGA IP video interfészek kártyatervezését.
- HDMI Intel FPGA IP felhasználói útmutató
- AN 745: Tervezési irányelvek az Intel FPGA DisplayPort interfészhez
HDMI Intel FPGA IP tervezési irányelvek
A HDMI Intel FPGA interfész Transition Minimized Differential Signaling (TMDS) adatokkal és óracsatornákkal rendelkezik. Az interfész egy Video Electronics Standards Association (VESA) Display Data Channel-t (DDC) is tartalmaz. A TMDS csatornák videót, hangot és kiegészítő adatokat hordoznak. A DDC az I2C protokollon alapul. A HDMI Intel FPGA IP mag a DDC-t használja az Extended Display Identification Data (EDID) olvasására, valamint a konfigurációs és állapotinformációk cseréjére a HDMI-forrás és a nyelő között.
HDMI Intel FPGA IP-kártya tervezési tippek
A HDMI Intel FPGA IP-rendszer tervezésekor vegye figyelembe a következő táblatervezési tippeket.
- Nyomonként legfeljebb két átjárót használjon, és kerülje az átvezető csonkokat
- Illessze a differenciálpár impedanciáját a csatlakozó és a kábelszerelvény impedanciájához (100 ohm ±10%)
- Minimalizálja a párok közötti és a páron belüli torzítást, hogy megfeleljen a TMDS jel torzítási követelményének
- Kerülje el, hogy egy differenciálpárt az alsó síkban lévő rés fölé irányítson
- Használjon szabványos nagy sebességű PCB tervezési gyakorlatokat
- Használjon szintváltókat az elektromos megfelelőség teljesítéséhez mind a TX, mind az RX esetén
- Használjon robusztus kábeleket, például Cat2 kábelt a HDMI 2.0-hoz
Sematikus diagramok
A mellékelt hivatkozásokban található Bitec sematikus diagramok az Intel FPGA fejlesztőkártyák topológiáját mutatják be. A HDMI 2.0 kapcsolati topológia használatához meg kell felelnie a 3.3 V-os elektromos megfelelőségnek. Ahhoz, hogy megfeleljen az Intel FPGA-eszközök 3.3 V-os megfelelőségének, szintváltót kell használnia. Használjon DC csatolású újravezérlőt vagy időkapcsolót az adó és a vevő szintváltójaként.
A külső gyártói eszközök a TMDS181 és a TDP158RSBT, mindkettő DC-csatolt kapcsolatokon fut. Megfelelő felhúzásra van szüksége a CEC vonalakon, hogy biztosítsa a funkcionalitást más fogyasztói távirányító eszközökkel való együttműködés során. A Bitec sematikus diagramok CTS-tanúsítvánnyal rendelkeznek. A tanúsítás azonban termékszint-specifikus. A platform tervezőinek azt tanácsoljuk, hogy tanúsítsák a végtermék megfelelő működését.
Kapcsolódó információk
- A HSMC HDMI lánykártya 8. változatának vázlata
- Sematikus diagram az FMC HDMI-leánykártya 11. verziójához
- Sematikus diagram az FMC HDMI-leánykártya 6. verziójához
Hot-Plug Detect (HPD)
A HPD jel a bejövő +5 V tápjeltől függ, plample, a HPD érintkező csak akkor érvényesíthető, ha a forrás +5 V tápjelét érzékeli. Az FPGA-val való interfészhez az 5V-os HPD jelet az FPGA I/O-ra kell fordítani.tage szint (VCCIO), egy voltage szintű fordító, mint például a TI TXB0102, amely nem rendelkezik beépített felhúzó ellenállással. A HDMI-forrásnak le kell húznia a HPD jelet, hogy megbízhatóan meg tudja különböztetni a lebegő HPD jelet a nagy hangerősségtőltage szintű HPD jel. A HDMI-nyelő + 5 V tápjelet FPGA I/O-ra kell fordítanitage szint (VCCIO). A jelet gyengén le kell húzni egy ellenállással (10K), hogy megkülönböztesse a lebegő +5 V-os tápjelet, ha nem HDMI-forrás hajtja. A HDMI forrás +5 V tápjel túláramvédelemmel rendelkezik, amely nem haladja meg a 0.5 A-t.
HDMI Intel FPGA IP Display Data Channel (DDC)
A HDMI Intel FPGA IP DDC az I2C jeleken (SCL és SDA) alapul, és felhúzó ellenállásokat igényel. Az Intel FPGA-val való interfészhez le kell fordítania az 5V SCL és SDA jelszintet az FPGA I/O kötetretage szintet (VCCIO) egy voltage szintű fordító, például a TI TXS0102, amelyet a Bitec HDMI 2.0 leánykártyában használnak. A TI TXS0102 voltagA szintfordító eszköz belső felhúzó ellenállásokat integrál, így nincs szükség fedélzeti felhúzó ellenállásokra.
Az AN 837 dokumentum felülvizsgálati előzményei: HDMI Intel FPGA IP tervezési irányelvei
| Dokumentum verzió | Változások |
| 2019.01.28 |
|
| Dátum | Változat | Változások |
| 2018. január | 2018.01.22 | Kezdeti kiadás.
Megjegyzés: Ez a dokumentum a HDMI Intel FPGA tervezési irányelveit tartalmazza, amelyeket eltávolítottak az AN 745: Design Guidelines for DisplayPort and HDMI Interfaces dokumentumból, és átkeresztelték AN 745: Design Guidelines for Intel FPGA DisplayPort interfészre. |
Intel Corporation. Minden jog fenntartva. Az Intel, az Intel logó és más Intel védjegyek az Intel Corporation vagy leányvállalatai védjegyei. Az Intel szavatolja, hogy FPGA és félvezető termékei az aktuális specifikációknak megfelelő teljesítményt nyújtanak az Intel szabványos garanciájával összhangban, de fenntartja a jogot, hogy bármely terméket és szolgáltatást előzetes értesítés nélkül módosítson. Az Intel nem vállal felelősséget az itt leírt információk, termékek vagy szolgáltatások alkalmazásából vagy használatából eredően, kivéve, ha az Intel kifejezetten írásban beleegyezik. Az Intel ügyfeleinek azt tanácsoljuk, hogy szerezzék be az eszközspecifikációk legfrissebb verzióját, mielőtt bármilyen közzétett információra hagyatkoznának, és mielőtt megrendelnék termékeket vagy szolgáltatásokat.
Más nevek és márkák mások tulajdonát képezhetik.
ID: 683677
Változat: 2019-01-28
Dokumentumok / Források
 |
intel AN 837 tervezési irányelvek HDMI FPGA IP-hez [pdf] Felhasználói útmutató AN 837 tervezési irányelvek a HDMI FPGA IP-hez, AN 837, tervezési irányelvek a HDMI FPGA IP-hez, irányelvek a HDMI FPGA IP-hez, a HDMI FPGA IP-hez |
