intel Chip ID FPGA IP nüvələri

Hər bir dəstəklənən Intel® FPGA unikal 64-bit çip ID-yə malikdir. Chip ID Intel FPGA IP nüvələri cihazın identifikasiyası üçün bu çip ID-ni oxumağa imkan verir.

Əlaqədar Məlumat

• Intel FPGA IP nüvələrinə giriş
  • Parametrləşdirmə, yaratmaq, təkmilləşdirmək və İP nüvələrinin simulyasiyası daxil olmaqla, bütün Intel FPGA IP nüvələri haqqında ümumi məlumat verir.
• Birləşdirilmiş Simulyator Quraşdırma Skriptinin Yaradılması
  • Proqram təminatı və ya IP versiyasının təkmilləşdirilməsi üçün əl ilə yeniləmə tələb etməyən simulyasiya skriptləri yaradın.

Cihaz Dəstəyi

IP nüvələri	Dəstəklənən Cihazlar
Çip ID Intel Stratix® 10 FPGA IP nüvəsi	Intel Stratix 10
Unikal Chip ID Intel Arria® 10 FPGA IP nüvəsi	Intel Arria 10
Unikal Çip ID Intel Cyclone® 10 GX FPGA IP nüvəsi	Intel Siklon 10 GX
Unikal Çip ID Intel MAX® 10 FPGA IP	Intel MAX 10
Unikal Chip ID Intel FPGA IP nüvəsi	Stratix V Arria V Siklon V

Əlaqədar Məlumat

• Unikal Çip ID Intel MAX 10 FPGA IP Core

Çip ID Intel Stratix 10 FPGA IP Core

• Bu bölmə Chip ID Intel Stratix 10 FPGA IP nüvəsini təsvir edir.

Funksional təsvir

Data_valid siqnalı cihazdan heç bir məlumatın oxunmadığı ilkin vəziyyətdə aşağıdan başlayır. Readid giriş portuna yüksəkdən aşağıya nəbz verdikdən sonra Chip ID Intel Stratix 10 FPGA IP unikal çip ID-ni oxuyur. Oxuduqdan sonra IP nüvəsi çıxış portunda unikal çip ID dəyərinin axtarışa hazır olduğunu göstərmək üçün data_valid siqnalını təsdiqləyir. Əməliyyat yalnız IP nüvəsini sıfırladığınız zaman təkrarlanır. chip_id[63:0] çıxış portu siz cihazı yenidən konfiqurasiya edənə və ya IP nüvəsini sıfırlayana qədər unikal çip ID-nin dəyərini saxlayır.

Qeyd: Siz Chip ID IP nüvəsini simulyasiya edə bilməzsiniz, çünki IP nüvəsi SDM-dən çip ID məlumatlarına cavab alır. Bu IP nüvəsini təsdiqləmək üçün Intel sizə hardware qiymətləndirilməsini həyata keçirməyi tövsiyə edir.

Limanlar

Şəkil 1: Çip ID Intel Stratix 10 FPGA IP Core Portları

Cədvəl 2: Çip ID Intel Stratix 10 FPGA IP Əsas Portların Təsviri

Liman	I/O	Ölçü (Bit)	Təsvir
clkin	Giriş	1	Çip ID blokuna saat siqnalını verir. Maksimum dəstəklənən tezlik sistem saatınıza bərabərdir.
sıfırlayın	Giriş	1	IP nüvəsini sıfırlayan sinxron sıfırlama. IP nüvəsini sıfırlamaq üçün sıfırlama siqnalını ən azı 10 clkin dövrü üçün yüksək səviyyədə saxlayın.
data_valid	Çıxış	1	Unikal çip ID-nin axtarışa hazır olduğunu göstərir. Siqnal aşağı olarsa, IP nüvəsi ilkin vəziyyətdədir və ya qoruyucu ID-dən məlumat yükləmək üçün davam edir. IP nüvəsi siqnalı təsdiq etdikdən sonra məlumat chip_id[63..0] çıxış portunda axtarışa hazırdır.
chip_id	Çıxış	64	Müvafiq qoruyucu ID yerinə uyğun olaraq unikal çip ID-ni göstərir. Məlumat yalnız IP nüvəsi data_valid siqnalını təsdiq etdikdən sonra etibarlıdır. Güclənmə zamanı dəyər 0-a sıfırlanır. chip_id [63:0]çıxış portu siz cihazı yenidən konfiqurasiya edənə və ya IP nüvəsini sıfırlayana qədər unikal çip ID-nin dəyərini saxlayır.
oxudu	Giriş	1	Readid siqnalı cihazdan ID dəyərini oxumaq üçün istifadə olunur. Siqnal hər dəfə dəyərini 1-dən 0-a dəyişdikdə, IP nüvəsi oxunma ID əməliyyatını işə salır. İstifadə edilmədikdə siqnalı 0-a çatdırmalısınız. Oxunma identifikatoru əməliyyatına başlamaq üçün siqnalı ən azı 3 saat dövrü ərzində yüksəklərə sürün, sonra aşağı çəkin. IP nüvəsi çip ID-nin dəyərini oxumağa başlayır.

Chip ID Intel Stratix 10 FPGA IP-yə Signal Tap vasitəsilə daxil olmaq

Readid siqnalını dəyişdirdiyiniz zaman Chip ID Intel Stratix 10 FPGA IP nüvəsi Intel Stratix 10 cihazından çip ID-ni oxumağa başlayır. Çip ID hazır olduqda, Chip ID Intel Stratix 10 FPGA IP nüvəsi data_valid siqnalını təsdiqləyir və J-ni bitirir.TAG giriş.

Qeyd: Unikal çip ID-ni oxumağa cəhd etməzdən əvvəl tam çip konfiqurasiyasından sonra tCD2UM-a ekvivalent gecikməyə icazə verin. tCD2UM dəyəri üçün müvafiq cihaz məlumat cədvəlinə baxın.

Çip ID Intel Stratix 10 FPGA IP Core sıfırlanır

IP nüvəsini sıfırlamaq üçün sıfırlama siqnalını ən azı on saat dövrü üçün təsdiq etməlisiniz.

Qeyd

1. Intel Stratix 10 cihazları üçün, çipin tam işə salınmasından sonra ən azı tCD2UM olana qədər IP nüvəsini sıfırlamayın. tCD2UM dəyəri üçün müvafiq cihaz məlumat cədvəlinə baxın.
2. IP əsas nümunəsi təlimatları üçün Intel Stratix 10 Konfiqurasiya İstifadəçi Təlimatında Intel Stratix 10 Reset Release IP bölməsinə müraciət etməlisiniz.

Əlaqədar Məlumat

Intel Stratix 10 Konfiqurasiya İstifadəçi Təlimatı

• Intel Stratix 10 Reset Release IP haqqında ətraflı məlumat verir.

Çip ID Intel FPGA IP nüvələri

Bu bölmə aşağıdakı IP nüvələrini təsvir edir

• Unikal Chip ID Intel Arria 10 FPGA IP nüvəsi
• Unikal Chip ID Intel Cyclone 10 GX FPGA IP nüvəsi
• Unikal Chip ID Intel FPGA IP nüvəsi

Funksional təsvir

Data_valid siqnalı cihazdan heç bir məlumatın oxunmadığı ilkin vəziyyətdə aşağıdan başlayır. Clkin giriş portuna bir saat siqnalı verdikdən sonra, Chip ID Intel FPGA IP nüvəsi unikal çip ID-ni oxuyur. Oxuduqdan sonra IP nüvəsi çıxış portunda unikal çip ID dəyərinin axtarışa hazır olduğunu göstərmək üçün data_valid siqnalını təsdiqləyir. Əməliyyat yalnız IP nüvəsini sıfırladığınız zaman təkrarlanır. chip_id[63:0] çıxış portu siz cihazı yenidən konfiqurasiya edənə və ya IP nüvəsini sıfırlayana qədər unikal çip ID-nin dəyərini saxlayır.

Qeyd: Intel Chip ID IP nüvəsində simulyasiya modeli yoxdur files. Bu IP nüvəsini təsdiqləmək üçün Intel sizə hardware qiymətləndirilməsini həyata keçirməyi tövsiyə edir.

Şəkil 2: Çip ID Intel FPGA IP Core Portları

Cədvəl 3: Chip ID Intel FPGA IP Core Portlarının Təsviri

Liman	I/O	Ölçü (Bit)	Təsvir
clkin	Giriş	1	Çip ID blokuna saat siqnalını verir. Maksimum dəstəklənən tezliklər aşağıdakılardır: • Intel Arria 10 və Intel Cyclone 10 GX üçün: 30 MHz. • Intel MAX 10, Stratix V, Arria V və Cyclone V üçün: 100 MHz.
sıfırlayın	Giriş	1	IP nüvəsini sıfırlayan sinxron sıfırlama. IP nüvəsini sıfırlamaq üçün sıfırlama siqnalını ən azı 10 clkin dövrü (1) üçün yüksək səviyyədə təmin edin. chip_id [63:0]çıxış portu siz cihazı yenidən konfiqurasiya edənə və ya IP nüvəsini sıfırlayana qədər unikal çip ID-nin dəyərini saxlayır.
data_valid	Çıxış	1	Unikal çip ID-nin axtarışa hazır olduğunu göstərir. Siqnal aşağı olarsa, IP nüvəsi ilkin vəziyyətdədir və ya qoruyucu ID-dən məlumat yükləmək üçün davam edir. IP nüvəsi siqnalı təsdiq etdikdən sonra məlumat chip_id[63..0] çıxış portunda axtarışa hazırdır.
chip_id	Çıxış	64	Müvafiq qoruyucu ID yerinə uyğun olaraq unikal çip ID-ni göstərir. Məlumat yalnız IP nüvəsi data_valid siqnalını təsdiq etdikdən sonra etibarlıdır. Güclənmə zamanı dəyər 0-a sıfırlanır.

Unikal Chip ID Intel Arria 10 FPGA IP və Unikal Chip ID Intel Cyclone 10 GX FPGA IP-yə Siqnal Tap vasitəsilə daxil olmaq

Qeyd: J-ə daxil olan digər sistemləriniz və ya IP nüvələriniz varsa, Intel Arria 10 və Intel Cyclone 10 GX çip ID-si əlçatmazdır.TAG eyni vaxtda. məsələnample, Signal Tap II Logic Analyzer, Transceiver Toolkit, sistemdaxili siqnallar və ya zondlar və SmartVID Controller IP nüvəsi.

Sıfırlama siqnalını dəyişdirdiyiniz zaman Unique Chip ID Intel Arria 10 FPGA IP və Unique Chip ID Intel Cyclone 10 GX FPGA IP nüvələri Intel Arria 10 və ya Intel Cyclone 10 GX cihazından çip ID-ni oxumağa başlayır. Çip ID hazır olduqda, Unique Chip ID Intel Arria 10 FPGA IP və Unique Chip ID Intel Cyclone 10 GX FPGA IP nüvələri data_valid siqnalını təsdiqləyir və J-ni bitirir.TAG giriş.

Qeyd: Unikal çip ID-ni oxumağa cəhd etməzdən əvvəl tam çip konfiqurasiyasından sonra tCD2UM-a ekvivalent gecikməyə icazə verin. tCD2UM dəyəri üçün müvafiq cihaz məlumat cədvəlinə baxın.

Çip ID Intel FPGA IP Core sıfırlanır

IP nüvəsini sıfırlamaq üçün sıfırlama siqnalını ən azı on saat dövrü üçün təsdiq etməlisiniz. Sıfırlama siqnalını söndürdükdən sonra IP nüvəsi qoruyucu ID blokundan unikal çip identifikatorunu yenidən oxuyur. IP nüvəsi əməliyyatı tamamladıqdan sonra data_valid siqnalını təsdiq edir.

Qeyd: Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V və Cyclone V cihazları üçün çipin tam işə salınmasından sonra ən azı tCD2UM-a qədər IP nüvəsini sıfırlamayın. tCD2UM dəyəri üçün müvafiq cihaz məlumat cədvəlinə baxın.

Chip ID Intel FPGA IP Cores İstifadəçi Təlimatı Arxivləri

Əgər IP əsas versiyası siyahıda yoxdursa, əvvəlki IP əsas versiyası üçün istifadəçi təlimatı tətbiq edilir.

IP əsas versiyası	İstifadəçi təlimatı
18.1	Chip ID Intel FPGA IP nüvələri İstifadəçi Təlimatı
18.0	Chip ID Intel FPGA IP nüvələri İstifadəçi Təlimatı

Çip ID Intel FPGA IP Nüvələri İstifadəçi Təlimatı üçün Sənədin Təftiş Tarixçəsi

Sənəd versiyası	Intel Quartus® Baş versiya	Dəyişikliklər
2022.09.26	20.3	Silindi Layihə İdarəetmə Ən Yaxşı Təcrübələri keçid. Yenilənib Funksional təsvir Chip ID Intel Stratix 10 FPGA IP Core-da. Yenilənib Funksional təsvir Chip ID Intel FPGA IP nüvələrində.
2020.10.05	20.3	Cədvəldəki clkin və resetportların təsviri yeniləndi: Chip ID Intel FPGA IP Core Portlarının Təsviri Intel MAX 10 təfərrüatlarını daxil etmək. yeniləndi Çip ID Intel FPGA IP Core sıfırlanır bölməsinə Intel MAX 10 cihazı üçün dəstək daxildir.
2019.05.17	19.1	yeniləndi Çip ID Intel Stratix 10 FPGA IP Core sıfırlanır IP əsas instansiya qaydaları ilə bağlı ikinci qeyd əlavə etmək üçün mövzu.
2019.02.19	18.1	Intel MAX 10 cihazları üçün əlavə dəstək IP nüvələri və dəstəklənən qurğular masa.
2018.12.24	18.1	Əlavə etdi Chip ID Intel FPGA IP Cores İstifadəçi Təlimatı Arxivləri bölmə.  Müvafiq dəstəklənən cihazlar haqqında ətraflı məlumat vermək üçün sənədi yenidən strukturlaşdırdı.
2018.06.08	18.0	Readid port təsviri yeniləndi. Sıfırlama portunun təsviri yeniləndi.
2018.05.07	18.0	Chip ID Intel Stratix 10 FPGA IP IP nüvəsi üçün Readid portu əlavə edildi.

 

Tarix	Versiya	Dəyişikliklər
dekabr 2017	2017.12.11	Yenilənmiş sənəd başlığı Altera Unique Chip ID IP Core İstifadəçi Təlimatı. Əlavə edilib Cihaz Dəstəyi bölmə.  Birləşdirilmiş və əlavə edilmiş məlumat Altera Arria 10 Unique Chip ID IP Core İstifadəçi Təlimatı və Stratix 10 Unique Chip ID IP Core İstifadəçi Təlimatı. Intel-ə rebrendinq edildi. Yenilənib Funksional təsvir. Əlavə edilmiş Intel Cyclone 10 GX cihaz dəstəyi.
May 2016	2016.05.02	Standart IP əsas məlumatları silindi və Quartus Prime Əl Kitabına keçid əlavə edildi. Arria 10 cihaz dəstəyi haqqında yenilənmiş qeyd.
Sentyabr, 2014	2014.09.02	• “Altera Unique Chip ID” IP nüvəsinin yeni adını əks etdirmək üçün yenilənmiş sənəd başlığı.

Tarix	Versiya	Dəyişikliklər
Avqust, 2014	2014.08.18	Köhnə parametr redaktoru üçün yenilənmiş parametrləşdirmə addımları. Əlavə qeyd etdi ki, bu IP nüvəsi Arria 10 dizaynlarını dəstəkləmir.
İyun, 2014	2014.06.30	MegaWizard Plug-In Manager məlumatı IP Kataloqu ilə əvəz olundu. IP nüvələrinin təkmilləşdirilməsi haqqında standart məlumat əlavə edildi. Standart quraşdırma və lisenziya məlumatları əlavə edildi. Köhnəlmiş cihaz dəstəyi səviyyəsi məlumatları silindi. IP əsas cihaz dəstəyi indi IP Kataloqda və parametr redaktorunda mövcuddur.
Sentyabr, 2013	2013.09.20	"FPGA cihazının çip identifikatorunun əldə edilməsi" sözü "FPGA cihazının unikal çip identifikatorunun əldə edilməsi" kimi dəyişdirilərək yeniləndi.
May, 2013	1.0	İlkin buraxılış.

Əlaqə göndərin

Sənədlər / Resurslar

intel Chip ID FPGA IP nüvələri [pdf] İstifadəçi təlimatı Chip ID FPGA IP Cores, Chip ID, FPGA IP Cores, IP Cores

İstinadlar

• İstifadəçi təlimatı