ФПГА ИП
Десигн Екampле Корисничко упутство
Ф-Тиле 25Г Етхернет Интел®
Ажурирано за Интел® Куартус®
Приме Десигн Суите: 22.3
ИП верзија: 1.0.0

Водич за брзи почетак

Ф-тиле 25Г Етхернет Интел ФПГА ИП за Интел Агилек™ уређаје пружа могућност генерисања дизајна нпр.ampлес за изабране конфигурације.
Слика 1. Дизајн прampле Усаге

Структура именика

Слика 2. 25Г Етхернет Интел ФПГА ИП Десигн Екampле Структура именика

• Симулација fileс (тестна плоча само за симулацију) се налазе уampле_дир>/екampле_тестбенцх.
• Дизајн само за компилацију екampле се налази уampле_дир>/ цомпилатион_тест_десигн.
• Конфигурација и тест хардвера fileс (дизајн нпрampле у хардверу) налазе се уampле_дир>/хардваре_тест_десигн.

Табела 1. Именик и File Описи

File Имена	Опис
етх_ек_25г.кпф	Интел Куартус® Приме пројекат file.
етх_ек_25г.ксф	Подешавања пројекта Интел Куартус Приме file.
етх_ек_25г.сдц	Синопсис Десигн Цонстраинтс file. Ово можете копирати и модификовати file за сопствени дизајн 25ГбЕ Интел ФПГА ИП језгра.
етх_ек_25г.в	Врхунски Верилог ХДЛ дизајн прample file. Једноканални дизајн користи Верилог file.
уобичајено/	Дизајн хардвера прampле суппорт files.
хвтест/маин.тцл	Маин file за приступ системској конзоли.

Генерисање Десигн Екample

Слика 4. Exampле Десигн Таб у Ф-тиле 25Г Етхернет Интел ФПГА ИП Параметер Едитор

Пратите ове кораке да бисте генерисали дизајн хардвера нпрampле и тестбенцх:

1. У Интел Куартус Приме Про издању кликните File ➤ Чаробњак за нови пројекат за креирање новог Куартус Приме пројекта, или File ➤ Отвори пројекат да отворите постојећи Куартус Приме пројекат. Чаробњак од вас тражи да наведете уређај.
2. У ИП каталогу пронађите и изаберите 25Г Етхернет Интел ФПГА ИП за Агилек. Појављује се прозор Нова варијација ИП адресе.
3. Наведите назив највишег нивоа за своју варијацију ИП-а и кликните на ОК. Едитор параметара додаје .ип највишег нивоа file на тренутни пројекат аутоматски. Ако се од вас затражи да ручно додате .ип file до пројекта, кликните на Пројекат ➤ Додај/уклони Fileс у пројекту да бисте додали file.
4. У софтверу Интел Куартус Приме Про Едитион морате да изаберете одређени Интел Агилек уређај у пољу Девице или да задржите подразумевани уређај који софтвер Интел Куартус Приме предлаже.
   Напомена: Дизајн хардвера прampле замењује избор са уређајем на циљној плочи. Циљну таблу одређујете из менија дизајна нпрampле опције у прampле Дизајн картица.
5. Кликните ОК. Појављује се уређивач параметара.
6. На картици ИП наведите параметре за вашу варијацију ИП језгра.
7. На Екampле Дизајн картица, нпрampле Десигн Fileс, изаберите опцију Симулатион да бисте генерисали тест бенцх и изаберите опцију Синтхесис да бисте генерисали дизајн хардвера нпр.ampле. Само Верилог ХДЛ fileс се генеришу.
   Напомена: Функционално ВХДЛ ИП језгро није доступно. Наведите само Верилог ХДЛ за дизајн вашег ИП језгра нпрampле.
8. За Таргет Девелопмент Кит, изаберите Агилек И-сериес Трансцеивер-СоЦ Дев Кит
9. Кликните на Генериши прampле Дизајн дугме. Изаберите ЕкampПојављује се прозор директоријума дизајна.
10. Ако желите да измените дизајн нпрampле путања или име директоријума из подразумеваних приказаних вредности (алт_е25_ф_0_екampле_десигн), идите на нову путању и откуцајте нови дизајн нпрampиме директоријума (ampле_дир>).
11. Кликните ОК.

1.2.1. Десигн Екampле Параметерс
Табела 2. Параметри у Екampле Дизајн Таб

Параметар	Опис
Exampле Десигн	Доступан екampле дизајни за подешавања ИП параметара. Само једноканални нпрampле дизајн је подржан за ову ИП адресу.
Exampле Десигн Files	Тхе fileс генерисати за различите фазе развоја. • Симулација—генерише неопходно fileс за симулацију прampдизајн. • Синтеза—генерише синтезу fileс. Користите ове fileс за компајлирање дизајна у софтверу Интел Куартус Приме Про Едитион за тестирање хардвера и извођење статичке анализе времена.
Генерате File Формат	Формат РТЛ-а fileс за симулацију—Верилог.
Изаберите Боард	Подржани хардвер за имплементацију дизајна. Када изаберете Интел ФПГА развојну плочу, користите уређај АГИБ027Р31Б1Е2ВРО као циљни уређај за дизајн нпр.ampле генерација. Агилек И-сериес Трансцеивер-СоЦ Дев Кит: Ова опција вам омогућава да тестирате дизајн нпр.ampле на изабраном Интел ФПГА ИП развојном комплету. Ова опција аутоматски бира циљни уређај АГИБ027Р31Б1Е2ВРО. Ако ваша ревизија плоче има другачију класу уређаја, можете променити циљни уређај. ниједан: Ова опција искључује хардверске аспекте за дизајн нпрampле.

1.3. Генерисање плочице Files

Генерисање логике подршке је корак пре синтезе који се користи за генерисање плочица fileс потребно за симулацију и дизајн хардвера. Генерација плочица је потребна за све
Симулације дизајна засноване на Ф-плочицама. Морате завршити овај корак пре симулације.

1. На командној линији идите до фасцикле цомпилатион_тест_десигн у вашем екampле дизајн: цд /цомпилатион_тест_десигн.
2. Покрените следећу команду: куартус_тлг алт_етх_25г

1.4. Симулација Ф-тиле 25Г Етхернет Интел ФПГА ИП дизајна 
Exampле Тестбенцх
Можете компајлирати и симулирати дизајн тако што ћете покренути скрипту за симулацију из командне линије.

1. На командној линији промените тестбенцх који симулира радни директоријум: цдampле_дир>/ек_25г/сим.
2. Покрените симулацију ИП подешавања:ип-сетуп-симулатион -куартуспројецт=../../цомпилатион_тест_десигн/алт_етх_25г.кпф

Табела 3. Кораци за симулацију Тестбенцх-а

Симулатор	Упутства
ВЦС*	У командној линији откуцајте сх рун_вцс.сх
КуестаСим*	У командној линији откуцајте всим -до рун_всим.до -логfile всим.лог Ако више волите да симулирате без покретања КуестаСим ГУИ, откуцајте всим -ц -до рун_всим.до -логfile всим.лог
Цаденце -Ксцелиум*	У командној линији откуцајте сх рун_кцелиум.сх

Успешна симулација се завршава следећом поруком:
Симулација је прошла. или Тестбенцх је завршен.
Након успешног завршетка, можете анализирати резултате.
1.5. Компајлирање и конфигурисање дизајна прampле у Хардверу
25Г Етхернет Интел ФПГА ИП уређивач параметара вам омогућава да компајлирате и конфигуришете дизајн нпр.ampле на комплету за развој циља.

За компајлирање и конфигурисање дизајна нпрampна хардверу, следите ове кораке:

1. Покрените софтвер Интел Куартус Приме Про Едитион и изаберите Процессинг ➤ Старт Цомпилатион да компајлирате дизајн.
2. Након што генеришете СРАМ објекат file .соф, пратите ове кораке да бисте програмирали дизајн хардвера нпрampле на Интел Агилек уређају:
   а. У менију Алатке кликните на Програмер.
   б. У Програматору кликните на Подешавање хардвера.
   ц. Изаберите уређај за програмирање.
   д. Изаберите и додајте Интел Агилек плочу у своју сесију Интел Куартус Приме Про Едитион.
   е. Уверите се да је Моде подешен на ЈTAG.
   ф. Изаберите Интел Агилек уређај и кликните на Додај уређај. Приказује се програматор
   блок дијаграм веза између уређаја на вашој плочи.
   г. У реду са вашим .соф означите поље за .соф.
   х. Означите поље у колони Програм/Конфигуриши.
   и. Кликните на Старт.

1.6. Тестирање Ф-тиле 25Г Етхернет Интел ФПГА ИП хардверског дизајна Екample
Након што компајлирате Ф-тиле 25Г Етхернет Интел ФПГА ИП језгро дизајн прampи конфигуришите га на свом Интел Агилек уређају, можете користити системску конзолу да програмирате ИП језгро.
Да бисте укључили системску конзолу и тестирали дизајн хардвера, нпрampле, следите ове кораке:

1. У софтверу Интел Куартус Приме Про Едитион изаберите Тоолс ➤ Систем
   Алати за отклањање грешака ➤ Системска конзола за покретање системске конзоле.
2. У окну Тцл конзоле откуцајте цд хвтест да промените директоријум у / хардваре_тест_десигн/хвтест.
3. Откуцајте соурце маин.тцл да бисте отворили везу са ЈTAG мајстор.

Пратите процедуру тестирања у одељку Тестирање хардвера у дизајну нпрampле и посматрајте резултате теста у системској конзоли.

Ф-тиле 25Г Етхернет Десигн Екampле за Интел Агилек уређаје

Ф-тиле 25Г Етхернет дизајн прampле демонстрира Етхернет решење за Интел Агилек уређаје који користе 25Г Етхернет Интел ФПГА ИП језгро.
Генеришите дизајн прampле из екampле Картица Дизајн 25Г Етхернет Интел ФПГА ИП уређивача параметара. Такође можете изабрати да генеришете дизајн са или без
функција Реед-Соломон Форвард Еррор Цоррецтион (РС-ФЕЦ).
2.1. Карактеристике

• Подржава један Етхернет канал који ради на 25Г.
• Генерише дизајн прampле са РС-ФЕЦ функцијом.
• Пружа тестбенцх и скрипту за симулацију.
• Инстанцира Ф-Тиле референтне и системске ПЛЛ сатове Интел ФПГА ИП на основу ИП конфигурације.

2.2. Хардверски и софтверски захтеви
Интел користи следећи хардвер и софтвер за тестирање дизајна нпрampле у Линук систему:

• Интел Куартус Приме Про Едитион софтвер.
• Сиеменс* ЕДА КуестаСим, Синопсис* ВЦС и Цаденце Ксцелиум симулатор.
• Интел Агилек И-сериес Трансцеивер-СоЦ развојни комплет (АГИБ027Р31Б1Е2ВРО) за тестирање хардвера.

2.3. Функционални опис
Ф-тиле 25Г Етхернет дизајн прampле се састоји од МАЦ+ПЦС+ПМА варијанте језгра. Следећи блок дијаграми приказују компоненте дизајна и сигнале највишег нивоа МАЦ+ПЦС+ПМА варијанте језгра у Ф-тиле 25Г Етхернет дизајну екampле.
Слика 5. Блок дијаграм—Ф-плочица 25Г Етхернет дизајн прampле (МАЦ+ПЦС+ПМА Цоре Вариант)

2.3.1. Компоненте дизајна
Табела 4. Компоненте дизајна

Компонента	Опис
Ф-тиле 25Г Етхернет Интел ФПГА ИП	Састоји се од МАЦ-а, ПЦС-а и ПХИ примопредајника, са следећом конфигурацијом: • Цоре Вариант: МАЦ+ПЦС+ПМА • Омогућите контролу протока: Опционо • Омогућите генерисање грешке везе: Опционо • Омогући пролаз преамбуле: Опционо • Омогућите прикупљање статистике: Опционо • Омогућите бројаче МАЦ статистике: Опционо • Референтна фреквенција такта: 156.25 За дизајн прampако са функцијом РС-ФЕЦ, конфигурише се следећи додатни параметар: • Омогућите РС-ФЕЦ: Опционо
Ф-Тиле референтни и системски ПЛЛ сатови Интел ФПГА ИП	Ф-Тиле референтни и системски ПЛЛ сатови Интел ФПГА ИП подешавања уредника параметара усклађени су са захтевима Ф-тиле 25Г Етхернет Интел ФПГА ИП. Ако генеришете дизајн прampле користећи Генерате Екampле Десигн дугме у уређивачу ИП параметара, ИП се инстанцира аутоматски. Ако креирате сопствени дизајн прampда, морате ручно инстанцирати ову ИП адресу и повезати све И/О портове. За информације о овој ИП адреси, погледајте Ф-Тиле архитектура и ПМА и ФЕЦ Дирецт ПХИ ИП кориснички приручник.
Логика клијента	Састоји се од: • Генератор саобраћаја, који генерише бурст пакете до 25Г Етхернет Интел ФПГА ИП језгра за пренос. • Монитор саобраћаја, који надгледа рафал пакете који долазе из 25Г Етхернет Интел ФПГА ИП језгра.
Извор и сонда	Изворни сигнали и сигнали сонде, укључујући улазни сигнал за ресетовање система, који можете користити за отклањање грешака.

Повезане информације
Ф-Тиле архитектура и ПМА и ФЕЦ Дирецт ПХИ ИП кориснички приручник

Симулација

Тестбенцх шаље саобраћај кроз ИП језгро, вежбајући страну за пренос и страну за пријем ИП језгра.
2.4.1. Тест клупа
Слика 6. Блок дијаграм Ф-плочице 25Г Етхернет Интел ФПГА ИП Десигн Екampле Симулатион Тестбенцх

Табела 5. Компоненте тестног стола

Компонента	Опис
Уређај на тестирању (ДУТ)	25Г Етхернет Интел ФПГА ИП језгро.
Генератор Етхернет пакета и надгледање пакета	• Генератор пакета генерише оквире и преноси их на ДУТ. • Мониторинг пакета прати ТКС и РКС путање података и приказује оквире у конзоли симулатора.
Ф-Тиле референтни и системски ПЛЛ сатови Интел ФПГА ИП	Генерише референтне тактове примопредајника и системског ПЛЛ-а.

2.4.2. Симулатион Десигн Екampле Цомпонентс
Табела 6. Ф-тиле 25Г Етхернет дизајн прampле Тестбенцх File Описи

File Име	Опис
Тестбенцх и симулација Files
басиц_авл_тб_топ.в	Тестна плоча највишег нивоа file. Тестбенцх инстанцира ДУТ, изводи Авалон® меморијско мапирану конфигурацију на компонентама дизајна и логици клијента, и шаље и прима пакете на или са 25Г Етхернет Интел ФПГА ИП.
Тестбенцх скрипте
наставио…

File Име	Опис
рун_всим.до	МоделСим скрипта за покретање тестбенцх-а.
рун_вцс.сх	Синопсис ВЦС скрипта за покретање тестбенцх-а.
рун_кцелиум.сх	Цаденце Ксцелиум скрипта за покретање тестбенцх-а.

2.4.3. Тест Цасе
Случај за тестирање симулације обавља следеће радње:

1. Инстанцира Ф-тиле 25Г Етхернет Интел ФПГА ИП и Ф-Тиле референтне и системске ПЛЛ сатове Интел ФПГА ИП.
2. Чека да се РКС сат и сигнал ПХИ статуса слегну.
3. Штампа ПХИ статус.
4. Шаље и прима 10 валидних података.
5. Анализира резултате. Успешна тестна плоча приказује „Тестбенцх завршен.“.

Следећи сampле оутпут илуструје успешан тест симулације:

Компилација

Следите процедуру у компајлирању и конфигурисању дизајна прampле у Хардверу за компајлирање и конфигурисање дизајна нпрampле у изабраном хардверу.
Можете проценити искоришћеност ресурса и Фмак користећи дизајн само за компилацију, нпрampле. Можете саставити свој дизајн користећи команду Старт Цомпилатион на
Мени за обраду у софтверу Интел Куартус Приме Про Едитион. Успешна компилација генерише сажетак извештаја о компилацији.
За више информација погледајте Компилацију дизајна у корисничком водичу за Интел Куартус Приме Про Едитион.
Повезане информације

• Компајлирање и конфигурисање дизајна прampле у Хардвер на страни 7
• Компилација дизајна у корисничком водичу за Интел Куартус Приме Про Едитион

2.6. Тестирање хардвера
У дизајну хардвера прampМожете да програмирате ИП језгро у интерном серијском режиму повратне петље и генеришете саобраћај на страни за пренос који се враћа у петљу кроз пријемну страну.
Пратите процедуру на достављеној вези са информацијама да бисте тестирали дизајн нпрampле у изабраном хардверу.
Повезане информације
Тестирање Ф-тиле 25Г Етхернет Интел ФПГА ИП хардверског дизајна Екample na strani 8
2.6.1. Процедура тестирања
Пратите ове кораке да бисте тестирали дизајн нпрampле у хардверу:

1. Пре него што покренете тестирање хардвера за овај дизајн нпрampле, морате ресетовати систем:
   а. Кликните на Тоолс ➤ Ин-Систем Соурцес & Пробес Едитор алат за подразумевани ГУИ Соурце и Пробе.
   б. Пребаците сигнал за ресетовање система (Извор[3:0]) са 7 на 8 да примените ресетовање и вратите сигнал за ресетовање система назад на 7 да бисте ослободили систем из стања ресетовања.
   ц. Пратите сигнале сонде и уверите се да је статус валидан.
2. У системској конзоли идите до директоријума хвтест и покрените команду: соурце маин.тцл да бисте изабрали ЈTAG мајстор. Подразумевано, први ЈTAG мајстор на ЈTAG ланац је изабран. Да бисте изабрали ЈTAG мастер за Интел Агилек уређаје, покрените ову команду: сет_јtag <number of appropriate JTAG мастер>. Прampле: сет_јtag 1.
3. Покрените следеће команде у системској конзоли да бисте покренули тест серијске петље:

Табела 7. Параметри команде

Параметар	Опис	Exampле Усаге
цхкпхи_статус	Приказује фреквенције сата и статус ПХИ закључавања.	% цхкпхи_статус 0 # Проверите статус везе 0
цхкмац_статс	Приказује вредности у бројачима МАЦ статистике.	% цхкмац_статс 0 # Проверава бројач мац статистике везе 0
цлеар_алл_статс	Брише бројаче статистике ИП језгра.	% цлеар_алл_статс 0 # Брише бројач статистике везе 0
старт_ген	Покреће генератор пакета.	% старт_ген 0 # Покрени генерисање пакета на линку 0
стоп_ген	Зауставља генератор пакета.	% стоп_ген 0 # Заустави генерисање пакета на линку 0
лооп_он	Укључује интерну серијску петљу.	% лооп_он 0 # Укључите интерну повратну петљу на линку 0
лооп_офф	Искључује интерну серијску петљу.	% лооп_офф 0 # Искључите интерну повратну петљу на линку 0
рег_реад	Враћа вредност регистра ИП језгра на .	% рег_реад 0к402 # Читање ИП ЦСР регистра на адреси 402 везе 0
рег_врите	Пише у регистар ИП језгра на адреси .	% рег_врите 0к401 0к1 # Упишите 0к1 у ИП ЦСР регистар за гребање на адреси 401 везе 0

а. Откуцајте лооп_он да бисте укључили режим интерне серијске петље.
б. Унесите цхкпхи_статус да проверите статус ПХИ. Статус ТКСЦЛК, РКСЦЛК и РКС треба да имају исте вредности приказане испод за стабилну везу:

ц. Унесите цлеар_алл_статс да обришете регистре ТКС и РКС статистике.
д. Унесите старт_ген да започне генерисање пакета.
е. Унесите стоп_ген да заустави генерисање пакета.
ф. Откуцајте цхкмац_статс за читање бројача ТКС и РКС статистике. Уверите се да:
и. Пренесени оквири пакета одговарају примљеним оквирима пакета.
ии. Не примају се оквири грешке.
г. Откуцајте лооп_офф да бисте искључили интерну серијску петљу.
Слика 7. Sampле Тест Оутпут—ТКС и РКС Статистицс Цоунтерс

Историја ревизије документа за Ф-тиле 25Г Етхернет ФПГА ИП дизајн Екampле Корисничко упутство

Верзија документа	Интел Куартус Приме верзија	ИП верзија	Промене
2022.10.14	22.3	1.0.0	Првобитно издање.

Интел Цорпоратион. Сва права задржана. Интел, Интел лого и друге Интел ознаке су заштитни знаци Интел Цорпоратион или њених подружница. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге. *Друга имена и брендови могу се сматрати власништвом других.
ИСО
9001:2015
Регистрован

Интернет верзија
Пошаљите повратне информације
ИД: 750200
Верзија: 2022.10.14

Документи / Ресурси

Интел Ф-Тиле 25Г Етхернет ФПГА ИП Десигн Екample [пдф] Упутство за кориснике Ф-Тиле 25Г Етхернет ФПГА ИП дизајн Екampле, Ф-Тиле 25Г, Ф-Тиле 25Г Етхернет ФПГА, ФПГА ИП Десигн Екampле, ИП Десигн Екampле, 750200

Референце

• Упутство за употребу