DisplayPort Agilex F-Tile FPGA IP Design Example
Хэрэглэгчийн гарын авлага
Intel® Quartus® Prime Design Suite-д шинэчлэгдсэн: 21.4
IP хувилбар: 21.0.0

DisplayPort Intel FPGA IP дизайн Example Түргэн эхлүүлэх гарын авлага

DisplayPort Intel® FPGA IP дизайн өмнөхampIntel Agilex™ F-хавтан төхөөрөмжүүдэд зориулсан les нь загварчлах туршилтын тавцан, эмхэтгэл болон техник хангамжийн туршилтыг дэмждэг техник хангамжийн дизайнтай.
DisplayPort Intel FPGA IP нь дараах загварыг санал болгодогamples:

• Статик хурдаар Pixel Clock Recovery (PCR) модульгүйгээр DisplayPort SST зэрэгцээ давталт

Та дизайныг үүсгэх үед эксample, параметр засварлагч автоматаар үүсгэдэг fileТехник хангамжид загварыг загварчлах, эмхэтгэх, туршихад шаардлагатай.
Жич: Intel Quartus® Prime 21.4 програм хангамжийн хувилбар нь зөвхөн Preliminary Design Ex-ийг дэмждэгample нь Симуляци, синтез, эмхэтгэл, цаг хугацааны шинжилгээний зорилгоор. Техник хангамжийн ажиллагаа бүрэн баталгаажаагүй байна.
Зураг 1. Хөгжил Сtages

Холбогдох мэдээлэл

• DisplayPort Intel FPGA IP хэрэглэгчийн гарын авлага
• Intel Quartus Prime Pro хувилбар руу шилжиж байна

1.1. Лавлах бүтэц
Зураг 2. Лавлах бүтэц

Хүснэгт 1. Дизайн Example Бүрэлдэхүүн хэсгүүд

Хавтас	Files
rtl/core	dp_core.ip
	dp_rx.ip
	dp_tx.ip
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX барилгын блок)
	dp_rx_data_fifo.ip
	rx_top_phy.sv
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX барилгын блок)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2. Техник хангамж, програм хангамжийн шаардлага
Intel нь дизайныг туршихын тулд дараах техник хангамж, програм хангамжийг ашигладагampле:
Техник хангамж

• Intel Agilex I-Series Development Kit

Програм хангамж

• Intel Quartus Prime
• Synopsys* VCL симулятор

1.3. Дизайныг бий болгох
Дизайныг үүсгэхийн тулд Intel Quartus Prime програм хангамжийн DisplayPort Intel FPGA IP параметрийн засварлагчийг ашиглана ууample.
Зураг 3. Дизайн урсгалыг бий болгох

1. Tools ➤ IP Catalog-г сонгоод, зорилтот төхөөрөмжийн гэр бүл болгон Intel Agilex F-tile-г сонго.
   Жич: Дизайн өмнөхample нь зөвхөн Intel Agilex F-хавтанцар төхөөрөмжүүдийг дэмждэг.
2. IP каталогоос DisplayPort Intel FPGA IP-г олоод давхар товшино уу. Шинэ IP өөрчлөлтийн цонх гарч ирнэ.
3. Өөрийнхөө IP хувилбарт дээд түвшний нэрийг зааж өгнө үү. Параметр засварлагч нь IP хувилбарын тохиргоог a-д хадгалдаг file нэрлэсэн .ip.
4. Та "Төхөөрөмж" талбарт тодорхой Intel Agilex F-төхөөрөмжийг сонгох эсвэл анхдагч Intel Quartus Prime програм хангамжийн төхөөрөмжийн сонголтыг хадгалж болно.
5. OK дарна уу. Параметр засварлагч гарч ирнэ.
6. TX болон RX аль алинд нь хүссэн параметрүүдийг тохируулна уу
7. Дизайн дээр Example tab дээр DisplayPort SST Зэрэгцээ давталтгүйгээр ПГУ-г сонгоно уу.
8. Testbench-ийг үүсгэхийн тулд Simulation-г сонгоод, Synthesis-ийг сонгон техник хангамжийн дизайныг үүсгэнэ үүample. Та дизайныг гаргахын тулд эдгээр сонголтуудаас дор хаяж нэгийг нь сонгох ёстойample fileс. Хэрэв та хоёуланг нь сонговол үүсгэх хугацаа илүү урт болно.
9. Ex Generate дээр дарна ууample Дизайн.

1.4. Дизайныг дуурайлган хийх
DisplayPort Intel FPGA IP дизайн өмнөхample testbench нь TX instance-ээс RX instance хүртэлх цуваа давталтын дизайныг дуурайдаг. Дотоод видео загвар үүсгэгч модуль нь DisplayPort TX жишээг жолооддог ба RX инстанцийн видео гаралт нь testbench дээрх CRC шалгагчтай холбогддог.
Зураг 4. Дизайн загварчлалын урсгал

1. Synopsys simulator хавтас руу очоод VCS-г сонгоно уу.
2. Симуляцийн скриптийг ажиллуул.
   Эх сурвалж vcs_sim.sh
3. Скрипт нь Quartus TLG-ийг гүйцэтгэж, симулятор дахь testbench-ийг эмхэтгэж, ажиллуулдаг.
4. Үр дүнд дүн шинжилгээ хийх.
   Амжилттай симуляци нь Эх сурвалж ба шингээгч SRC-ийн харьцуулалтаар төгсдөг.

1.5. Дизайныг эмхэтгэх, дуурайлган хийх
Зураг 5. Дизайныг эмхэтгэх, загварчлах

Техник хангамж дээр үзүүлэх туршилтыг эмхэтгэх, ажиллуулахampдизайн хийхдээ дараах алхмуудыг дагана уу:

1. Техник хангамжийг баталгаажуулна ууample дизайны үе шат дууссан.
2. Intel Quartus Prime Pro Edition програмыг ажиллуулаад нээнэ үү /quartus/agi_dp_demo.qpf.
3. Боловсруулж байна ➤ Эмхэтгэлийг эхлүүлэх дээр дарна уу.
4. Эмхэтгэл дуусах хүртэл хүлээнэ үү.

Жич: Дизайны өмнөхample нь урьдчилсан дизайныг функциональ байдлаар баталгаажуулдаггүйampЭнэ Quartus хувилбарт техник хангамж дээр le.
Холбогдох мэдээлэл
Intel Agilex I-Series FPGA Development Kit хэрэглэгчийн гарын авлага

1.6. DisplayPort Intel FPGA IP дизайн Example Параметрүүд
Хүснэгт 2. DisplayPort Intel FPGA IP Design Example Intel Agilex F-хавтан төхөөрөмжийн параметрүүд

Параметр	Үнэ цэнэ	Тодорхойлолт
Боломжтой загвар Example
Дизайныг сонгоно уу	• Байхгүй • DisplayPort SST зэрэгцээ ПГУ-гүй давталт	Загварыг сонгоно ууample бий болно. • Байхгүй: Ямар ч загвар байхгүйample нь одоогийн параметрийг сонгох боломжтой • ПГУ-гүй DisplayPort SST Зэрэгцээ давталт: Энэ загвар нь өмнөхample нь видео оролтын зургийн портыг идэвхжүүлэх үед Pixel Clock Recovery (PCR) модульгүйгээр DisplayPort угаалтуураас DisplayPort эх үүсвэр рүү параллель буцах үйлдлийг харуулж байна.
Дизайн Example Files
Симуляци	Асаах, унтраах	Шаардлагатай зүйлийг үүсгэхийн тулд энэ сонголтыг асаана уу fileсимуляцийн туршилтын тавцангийн хувьд s.
Синтез	Асаах, унтраах	Шаардлагатай зүйлийг үүсгэхийн тулд энэ сонголтыг асаана уу files нь Intel Quartus Prime эмхэтгэл болон техник хангамжийн дизайнд зориулагдсан.
Үүсгэсэн HDL формат
Үүсгэх File Формат	Verilog, VHDL	Үүсгэсэн загварт зориулсан HDL форматыг сонгоно ууample fileтогтоосон. Жич: Энэ сонголт нь зөвхөн үүсгэсэн дээд түвшний IP форматыг тодорхойлдог fileс. Бусад бүх files (жишээ ньample testbenches болон дээд түвшний files техник хангамжийн үзүүлэн) Verilog HDL форматтай байна.
Зорилтот хөгжлийн багц
Самбарыг сонгоно уу	• Хөгжлийн багц байхгүй • Intel Agilex I-Series Хөгжлийн багц	Зорилтот загварт зориулсан самбарыг сонгоно ууample. • Хөгжүүлэх хэрэгсэл байхгүй: Энэ сонголт нь дизайны бүх техник хангамжийг оруулаагүй болноample. IP цөм нь бүх зүү оноолтыг виртуал пин рүү тохируулдаг. • Intel Agilex I-Series FPGA Development Kit: Энэ сонголт нь төслийн зорилтот төхөөрөмжийг энэхүү хөгжүүлэлтийн хэрэгсэл дээрх төхөөрөмжтэй тааруулахын тулд автоматаар сонгоно. Хэрэв таны самбарын хувилбар өөр төхөөрөмжийн хувилбартай бол та Зорилтот төхөөрөмжийг өөрчлөх параметрийг ашиглан зорилтот төхөөрөмжийг өөрчилж болно. IP цөм нь хөгжүүлэлтийн багцын дагуу бүх зүү хуваарилалтыг тогтоодог. Жич: Урьдчилсан зураг төсөл Example нь энэ Quartus хувилбарын техник хангамж дээр функцээр баталгаажаагүй байна. • Custom Development Kit: Энэ сонголт нь дизайн exampIntel FPGA бүхий гуравдагч талын хөгжүүлэлтийн хэрэгсэл дээр турших. Та пин даалгаврыг өөрөө тохируулах хэрэгтэй байж магадгүй.
	Зорилтот төхөөрөмж
Зорилтот төхөөрөмжийг өөрчлөх	Асаах, унтраах	Энэ сонголтыг асааж, хөгжүүлэлтийн хэрэгсэлд тохирох төхөөрөмжийн хувилбарыг сонгоно уу.

Зэрэгцээ давталтын дизайн Examples

DisplayPort Intel FPGA IP дизайн өмнөхamples нь DisplayPort RX инстанцаас DisplayPort TX инстанс руу Pixel Clock Recovery (PCR) модульгүйгээр статик хурдтайгаар зэрэгцээ давталтыг харуулж байна.
Хүснэгт 3. DisplayPort Intel FPGA IP Design ExampIntel Agilex F-хавтанцар төхөөрөмжид зориулсан le

Дизайн Example	Зориулалт	Өгөгдлийн хурд	Сувгийн горим	Давталтын төрөл
ПГУ-гүй DisplayPort SST зэрэгцээ давталт	DisplayPort SST	HBR3	Энгийн	ПГУ-гүй зэрэгцээ

2.1. Intel Agilex F-хавтантай DisplayPort SST Зэрэгцээ давталтын дизайны онцлог
SST зэрэгцээ давталтын дизайн өмнөхamples нь DisplayPort угаалтуураас DisplayPort эх үүсвэр рүү Pixel Clock Recovery (PCR)гүйгээр нэг видео урсгалыг статик хурдаар дамжуулж байгааг харуулж байна.

Зураг 6. ПГУ-гүй Intel Agilex F-tile DisplayPort SST Parallel Loopback

• Энэ хувилбарт DisplayPort эх сурвалжийн TX_SUPPORT_IM_ENABLE параметрийг асааж, видео зургийн интерфейсийг ашигладаг.
• DisplayPort угаалтуур нь GPU гэх мэт гадаад видео эх сурвалжаас видео болон аудио урсгалыг хүлээн авч, параллель видео интерфэйс болгон тайлдаг.
• DisplayPort угаалтуурын видео гаралт нь DisplayPort эх сурвалжийн видео интерфэйсийг шууд удирдаж, дэлгэц рүү дамжуулахын өмнө DisplayPort үндсэн холбоос руу кодлодог.
• IOPLL нь DisplayPort угаалтуур болон эх видео цагийг тогтмол давтамжтайгаар удирддаг.
• Хэрэв DisplayPort угаалтуур болон эх сурвалжийн MAX_LINK_RATE параметрийг HBR3, PIXELS_PER_CLOCK-ийг Quad болгон тохируулсан бол видео цаг нь 300Kp8 пикселийн хурдыг (30/1188 = 4 МГц) дэмжихийн тулд 297 МГц давтамжтайгаар ажилладаг.

2.2. Цагны схем
Цагийн схем нь DisplayPort Intel FPGA IP дизайн дахь цагны домэйнүүдийг харуулсан болно.ample.
Зураг 7. Intel Agilex F-tile DisplayPort Transceiver-ийн цагны схем

Хүснэгт 4. Цагийн схемийн дохио

Диаграм дахь цаг	Тодорхойлолт
SysPLL refclk	F-tile System PLL лавлах цаг нь тухайн гаралтын давтамжийн хувьд System PLL-д хуваагдах дурын цагийн давтамж байж болно. Энэ загварт жишээлбэлample, system_pll_clk_link болон rx/tx refclk_link нь 150 МГц давтамжтай ижил SysPLL refclk-ийг хуваалцаж байна. Энэ нь харгалзах гаралтын портыг DisplayPort Phy Top-д холбохоос өмнө тусгай дамжуулагчийн лавлагааны цагийн зүүгээс Reference болон System PLL Clocks IP-ийн оролтын цагны порт руу холбогдсон чөлөөт ажиллаж байгаа цаг байх ёстой.
system_pll_clk_link	Бүх DisplayPort хурдыг дэмжих системийн PLL гаралтын хамгийн бага давтамж нь 320 МГц байна. Энэ загвар нь өмнөхample нь 900 МГц (хамгийн өндөр) гаралтын давтамжийг ашигладаг тул SysPLL refclk-ийг 150 МГц давтамжтай rx/tx refclk_link-тай хуваалцах боломжтой.
rx_cdr_refclk_link/tx_pll_refclk_link	Rx CDR болон Tx PLL Link refclk нь 150 МГц-т тохируулагдсан бөгөөд бүх DisplayPort өгөгдлийн хурдыг дэмждэг.
rx_ls_clkout/tx нь clkout юм	DisplayPort холболтын хурдны цаг нь DisplayPort IP цөмд зориулагдсан. Өгөгдлийн хурдтай тэнцэх давтамжийг зэрэгцээ өгөгдлийн өргөнд хуваана. Exampле: Давтамж = өгөгдлийн хурд/өгөгдлийн өргөн = 8.1G (HBR3) / 40 бит = 202.5 МГц

2.3. Simulation Testbench
Simulation testbench нь DisplayPort TX цуваа холболтыг RX рүү дуурайдаг.
Зураг 8. DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench блок диаграмм

Хүснэгт 5. Testbench-ийн бүрэлдэхүүн хэсгүүд

Бүрэлдэхүүн хэсэг	Тодорхойлолт
Видео загвар үүсгэгч	Энэ генератор нь таны тохируулж болох өнгөт зураасыг гаргадаг. Та видео форматын цагийг тохируулж болно.
Testbench Control	Энэ блок нь симуляцийн туршилтын дарааллыг хянаж, TX цөмд шаардлагатай өдөөлтийн дохиог үүсгэдэг. Testbench хяналтын блок нь мөн харьцуулалт хийхийн тулд эх үүсвэр болон угаалтуураас CRC утгыг уншдаг.
RX Link хурдны цаг давтамж шалгагч	Энэхүү шалгагч нь RX дамжуулагчийн сэргээсэн цагийн давтамж нь хүссэн өгөгдлийн хурдтай таарч байгаа эсэхийг шалгадаг.
TX Link хурдны цаг давтамж шалгагч	Энэхүү шалгагч нь TX дамжуулагчийн сэргээсэн цагийн давтамж нь хүссэн өгөгдлийн хурдтай таарч байгаа эсэхийг шалгадаг.

Симуляцийн тест нь дараах баталгаажуулалтыг хийдэг.
Хүснэгт 6. Testbench Verifications

Туршилтын шалгуур	Баталгаажуулалт
• HBR3 өгөгдлийн хурдаар холбох сургалт • DP Status нь TX болон RX Link Speed ​​давтамжийг хоёуланг нь тохируулж хэмжиж байгаа эсэхийг шалгахын тулд DPCD бүртгэлийг уншина уу.	TX болон RX дамжуулагчаас Link Speed ​​цагийн давтамжийн гаралтыг хэмжихийн тулд Давтамж шалгагчийг нэгтгэдэг.
• TX-аас RX хүртэл видео загварыг ажиллуул. • Эх үүсвэр ба угаалтуур хоёулангийнх нь ХХХ-г таарч байгаа эсэхийг шалгах	• Видео загвар үүсгэгчийг DisplayPort Source-д холбож, видео загварыг үүсгэнэ. • Дараа нь Testbench хяналт нь DPTX болон DPRX бүртгэлээс Эх сурвалж болон шингээгч CRC-ийн аль алиныг нь уншиж, CRC утгууд хоёулаа ижил байгаа эсэхийг харьцуулна. Жич: CRC-ийг тооцоолохын тулд та Support CTS туршилтын автоматжуулалтын параметрийг идэвхжүүлэх ёстой.

DisplayPort Intel-д зориулсан баримт бичгийн засварын түүх

Agilex F-хавтангийн FPGA IP дизайн Example хэрэглэгчийн гарын авлага

Баримт бичгийн хувилбар	Intel Quartus Prime хувилбар	IP хувилбар	Өөрчлөлтүүд
2021.12.13	21.4	21.0.0	Анхны хувилбар.

Intel корпораци. Бүх эрх хуулиар хамгаалагдсан. Intel, Intel лого болон бусад Intel тэмдэг нь Intel корпораци эсвэл түүний охин компаниудын худалдааны тэмдэг юм. Intel нь өөрийн FPGA болон хагас дамжуулагч бүтээгдэхүүнүүдээ Intel-ийн стандарт баталгааны дагуу одоогийн техникийн үзүүлэлтүүдэд нийцүүлэн ажиллуулах баталгаа өгдөг ч аливаа бүтээгдэхүүн, үйлчилгээнд ямар ч үед мэдэгдэлгүйгээр өөрчлөлт оруулах эрхтэй. Intel нь бичгээр тохиролцсоноос бусад тохиолдолд энд дурдсан аливаа мэдээлэл, бүтээгдэхүүн, үйлчилгээг ашиглах, ашиглахаас үүдэн гарах хариуцлага, хариуцлага хүлээхгүй. Intel-ийн хэрэглэгчид нийтлэгдсэн мэдээлэлд найдах, бүтээгдэхүүн, үйлчилгээний захиалга өгөхөөс өмнө төхөөрөмжийн техникийн үзүүлэлтүүдийн хамгийн сүүлийн хувилбарыг авахыг зөвлөж байна.
*Бусад нэр, брэндийг бусдын өмч гэж үзэж болно.
ISO 9001: 2015 онд бүртгүүлсэн

Онлайн хувилбар
Санал хүсэлт илгээх
УГ-20347
ID: 709308
Хувилбар: 2021.12.13

Баримт бичиг / нөөц

intel DisplayPort Agilex F-Tile FPGA IP Design Example [pdf] Хэрэглэгчийн гарын авлага DisplayPort Agilex F-Tile FPGA IP Design Example, DisplayPort Agilex, F-Tile FPGA IP Design Example, F-Tile FPGA IP Design, FPGA IP Design Example, IP Design Example, IP дизайн, UG-20347, 709308

Лавлагаа

• Хэрэглэгчийн гарын авлага