DisplayPort Agilex F-Tile FPGA IP Design Example
Treoir Úsáideora
Nuashonraithe do Intel® Quartus® Prime Design Suite: 21.4
Leagan IP: 21.0.0

DisplayPort Intel FPGA IP Design Example Treoir Tosaigh Tapa

An dearadh DisplayPort Intel® FPGA IP examples le haghaidh feistí Intel Agilex ™ F-tile tá binse tástála insamhladh agus dearadh crua-earraí a thacaíonn le tiomsú agus tástáil crua-earraí.
Tugann an DisplayPort Intel FPGA IP an dearadh seo a leanas examples:

• loopback comhthreomhar DisplayPort SST gan modúl Aisghabháil Clog Pixel (PCR) ag ráta statach

Nuair a ghineann tú dearadh example, cruthaíonn an eagarthóir paraiméadar go huathoibríoch an files riachtanach chun an dearadh i crua-earraí a insamhail, a thiomsú agus a thástáil.
Nóta: Ní thacaíonn leagan bogearraí Intel Quartus® Prime 21.4 ach le Réamhdhearadh Example chun críocha Insamhladh, Sintéise, Tiomsú, agus Uainiú. Níl feidhmiúlacht crua-earraí fíoraithe go hiomlán.
Fíor 1. Forbairt Stages

Eolas Gaolmhar

• Treoir Úsáideora IP DisplayPort Intel FPGA
• Aistriú go Intel Quartus Prime Pro Edition

1.1. Struchtúr Eolaire
Fíor 2. Struchtúr Eolaire

Tábla 1. Dearadh Example Comhpháirteanna

Fillteáin	Files
rtl/lárnach	dp_core.ip
	dp_rx.ip
	dp_tx.ip
rtl/rx_phy	dp_gxb_rx/ ((bloc tógála DP PMA UX)
	dp_rx_data_fifo.ip
	rx_top_phy.sv
rtl/tx_phy	dp_gxb_rx/ ((bloc tógála DP PMA UX)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2. Riachtanais Crua-earraí agus Bogearraí
Úsáideann Intel na crua-earraí agus na bogearraí seo a leanas chun an dearadh a thástáil example:
Crua-earraí

• Kit Forbartha I-Sraith Intel Agilex

Bogearraí

• Intel Quartus Príomh
• Achoimre* Insamhlóir VCL

1.3. An Dearadh a Ghiniúint
Bain úsáid as eagarthóir paraiméadar IP DisplayPort Intel FPGA i mbogearraí Intel Quartus Prime chun an dearadh example.
Fíor 3. An Sreabhadh Dearaidh a Ghiniúint

1. Roghnaigh Uirlisí ➤ IP Catalog, agus roghnaigh Intel Agilex F-tíl mar an teaghlach gléas sprioc.
   Nóta: Tá an dearadh example Ní thacaíonn ach feistí Intel Agilex F-tíl.
2. Sa Chatalóg IP, aimsigh agus cliceáil faoi dhó DisplayPort Intel FPGA IP. Feictear an fhuinneog Nua Athraithe IP.
3. Sonraigh ainm barrleibhéil do d’athrú IP saincheaptha. Sábhálann an t-eagarthóir paraiméadar na socruithe éagsúlachta IP i a file ainmnithe .ip.
4. Is féidir leat gléas sonrach Intel Agilex F-tile a roghnú sa réimse Gléas, nó an rogha gléas bogearraí réamhshocraithe Intel Quartus Prime a choinneáil.
5. Cliceáil OK. Tá an t-eagarthóir paraiméadar le feiceáil.
6. Cumraigh na paraiméadair atá ag teastáil le haghaidh TX agus RX araon
7. Ar an Dearadh Example cluaisín, roghnaigh DisplayPort SST Comhthreomhar Loopback Gan PCR.
8. Roghnaigh Insamhladh chun an binse tástála a ghiniúint, agus roghnaigh Sintéis chun an dearadh crua-earraí a ghiniúint example. Ní mór duit ceann amháin ar a laghad de na roghanna seo a roghnú chun an dearadh example files. Má roghnaíonn tú an dá cheann, is faide an t-am giniúna.
9. Cliceáil Gin Example Dearadh.

1.4. Insamhladh ar an Dearadh
An dearadh DisplayPort Intel FPGA IP exampsamhlaíonn le testbench dearadh lúb siar sraitheach ó shampla TX go dtí sampla RX. Tiomáineann modúl gineadóra patrún físe inmheánach an sampla DisplayPort TX agus nascann an t-aschur físe ásc RX le seiceálaithe CRC sa bhinse tástála.
Fíor 4. Sreabhadh Insamhladh Dearaidh

1. Téigh go dtí fillteán insamhlóir Synopsys agus roghnaigh VCS.
2. Rith script insamhalta.
   Foinse vcs_sim.sh
3. Déanann an script Quartus TLG, tiomsaíonn agus reáchtálann sé an binse tástála san insamhlóir.
4. Déan anailís ar an toradh.
   Críochnaíonn insamhalta rathúil le comparáid idir Foinse agus Sink SRC.

1.5. An Dearadh a Thiomsú agus a Insamhladh
Fíor 5. An Dearadh a Thiomsú agus a Insamhladh

Chun tástáil taispeána ar na crua-earraí a thiomsú agus a rith example dearadh, lean na céimeanna seo:

1. Cinntigh crua-earraí exampTá giniúint dearadh críochnaithe.
2. Seoladh na bogearraí Intel Quartus Prime Pro Edition agus oscail /quartus/agi_dp_demo.qpf.
3. Cliceáil Próiseáil ➤ Tosaigh Tiomsú.
4. Fan go dtí go gcríochnóidh an Tiomsú.

Nóta: An dearadh example ní fhíoraíonn sé go feidhmeach Réamhdhearadh Example ar chrua-earraí sa scaoileadh Quartus seo.
Eolas Gaolmhar
Treoir Úsáideora Kit Forbartha FPGA Intel Agilex I-Sraith

1.6. DisplayPort Intel FPGA IP Design Example Paraiméadair
Tábla 2. DisplayPort Intel FPGA IP Design Example Paraiméadair le haghaidh Gléas F-tile Intel Agilex

Paraiméadar	Luach	Cur síos
Dearadh Ar Fáil Example
Roghnaigh Dearadh	• Níl • DisplayPort SST Comhthreomhar Lúb siar gan PCR	Roghnaigh an dearadh example a ghintear. • Ceann ar bith: Gan dearadh example ar fáil don roghnú paraiméadar reatha • Cúlú Comhuaineach DisplayPort SST gan PCR: Tá an dearadh seo example léiríonn loopback comhthreomhar ó doirteal DisplayPort go foinse DisplayPort gan modúl Aisghabháil Clog Pixel (PCR) nuair a chasann tú ar an Cumasaigh Video Input Íomhá Port paraiméadar.
Dearadh Example Files
Insamhladh	Ar, Off	Cas ar an rogha seo chun an méid is gá a ghiniúint files don bhinse tástála insamhalta.
Sintéis	Ar, Off	Cas ar an rogha seo chun an méid is gá a ghiniúint files do thiomsú Intel Quartus Prime agus dearadh crua-earraí.
Formáid HDL ginte
Gin File Formáid	Verilog, VHDL	Roghnaigh an fhormáid HDL is fearr leat don dearadh ginte example fileleagtha. Nóta: Ní chinneann an rogha seo ach an fhormáid don IP barrleibhéil ginte files. Gach eile files (m.shample testbenches agus barrleibhéal files le haghaidh taispeántais crua-earraí) i bhformáid Verilog HDL.
Trealamh Forbartha Sprioc
Bord Roghnaithe	• Gan Trealamh Forbartha • Intel Agilex I-Sraith Trealamh Forbartha	Roghnaigh an bord don dearadh spriocdhírithe example. • Gan Trealamh Forbartha: Ní áirítear leis an rogha seo gach gné crua-earraí don dearadh example. Socraíonn an croí IP gach sannadh bioráin chuig bioráin fhíorúla. • Trealamh Forbartha FPGA Intel Agilex I-Series: Roghnaíonn an rogha seo gléas sprice an tionscadail go huathoibríoch chun an gléas a mheaitseáil ar an trealamh forbartha seo. Is féidir leat an spriocghléas a athrú trí úsáid a bhaint as paraiméadar an Ghléis a Athrú má tá malairt gléas eile ag do athbhreithniú cláir. Socraíonn an croí IP gach tasc bioráin de réir an trealamh forbartha. Nóta: Réamhdhearadh Exampní dheimhnítear le go feidhmiúil ar chrua-earraí sa scaoileadh Quartus seo. • Trealamh Forbartha Saincheaptha: Ceadaíonn an rogha seo an dearadh example tástáil a dhéanamh ar threalamh forbartha tríú páirtí le FPGA Intel. Seans go mbeidh ort na tascanna bioráin a shocrú leat féin.
	Gléas Sprioc
Athraigh Gléas Sprioc	Ar, Off	Cuir an rogha seo ar siúl agus roghnaigh an rogha gléis roghnaithe don trealamh forbartha.

Dearadh Lúb Comhuaineach Examples

An dearadh DisplayPort Intel FPGA IP examples léiriú lúb ar ais comhthreomhar ó shampla DisplayPort RX go DisplayPort TX shampla gan modúl Aisghabháil Clog Pixel (PCR) ag ráta statach.
Tábla 3. DisplayPort Intel FPGA IP Design Example haghaidh Gléas F-tile Intel Agilex

Dearadh Example	Ainmniú	Ráta Sonraí	Mód Cainéal	Cineál Lúb Ais
loopback comhthreomhar DisplayPort SST gan PCR	DisplayPort SST	HBR3	Simplex	Comhuaineach gan PCR

2.1. Gnéithe Dearadh Comhuaineach Lúbtha Comhuaineach Intel Agilex F-T DisplayPort SST
An dearadh loopback comhthreomhar SST examples léiriú go dtarchuirfear sruth físeán amháin ó doirteal DisplayPort go foinse DisplayPort gan Aisghabháil Clog Pixel (PCR) ag ráta statach.

Fíor 6. Intel Agilex F-tile DisplayPort SST Parallel Loopback gan PCR

• Sa leagan seo, cuirtear paraiméadar an fhoinse DisplayPort, TX_SUPPORT_IM_ENABLE, ar siúl agus úsáidtear an comhéadan íomhá físeáin.
• Faigheann an doirteal DisplayPort sruthú físe agus fuaime ó fhoinse físeáin sheachtrach ar nós GPU agus díchódaíonn sé isteach i gcomhéadan físe comhthreomhar é.
• Tiomáineann an t-aschur físe doirteal DisplayPort go díreach comhéadan físeán foinse DisplayPort agus ionchódaíonn sé chuig an bpríomhnasc DisplayPort sula dtarchuirtear chuig an monatóir é.
• Tiomáineann an IOPLL an doirteal DisplayPort agus na cloig físe foinse araon ag minicíocht sheasta.
• Má tá doirteal DisplayPort agus paraiméadar MAX_LINK_RATE na foinse cumraithe do HBR3 agus PIXELS_PER_CLOCK cumraithe do Quad, ritheann an clog físe ag 300 MHz chun tacú le ráta 8Kp30 picteilín (1188/4 = 297 MHz).

2.2. Scéim Clogála
Léiríonn an scéim clogála na fearainn clog i ndearadh DisplayPort Intel FPGA IP example.
Fíor 7. Scéim clogála Intel Agilex F-tile DisplayPort Transceiver

Tábla 4. Comharthaí na Scéime Clogála

Clog sa léaráid	Cur síos
SysPLL refclk	Clog tagartha an Chórais Tíl-F PLL ar féidir a bheith mar mhinicíocht clog ar bith atá inroinnte ar Chóras PLL don mhinicíocht aschuir sin. Sa dearadh seo example, tá system_pll_clk_link agus rx/tx refclk_link ag roinnt SysPLL refclk céanna atá 150Mhz. Caithfidh sé a bheith ina chlog saor in aisce atá ceangailte ó bhioráin cloig thagartha transceiver tiomnaithe go dtí an calafort clog ionchuir Tagartha agus Córas PLL Clocks IP, sula nasctar an calafort aschuir comhfhreagrach le DisplayPort Phy Top.
córas_pll_clk_link	Is é 320Mhz íosmhinicíocht aschuir an Chórais PLL chun tacú le gach ráta DisplayPort. Tá an dearadh seo exampÚsáideann le minicíocht aschuir 900 Mhz (is airde) ionas gur féidir SysPLL refclk a roinnt le rx/tx refclk_link atá 150 Mhz.
rx_cdr_refclk_link/tx_pll_refclk_link	Rx CDR agus Tx PLL Link refclk a socraíodh go 150 Mhz chun tacú le gach ráta sonraí DisplayPort.
rx_ls_clkout/tx Is clkout	Clog Luas Nasc DisplayPort chun croí IP DisplayPort a chlog. Roinnt minicíochta comhionann le Ráta Sonraí ar leithead sonraí comhthreomhara. Example: Minicíocht = ráta sonraí/leithead sonraí = 8.1G (HBR3) / 40 giotán = 202.5 Mhz

2.3. Testbench Insamhladh
Insamhladh ar an mbinse tástála insamhalta an lúb sraitheach DisplayPort TX go RX.
Fíor 8. Léaráid Bloc Testbench Insamhladh Mód Insamhladh Intel FPGA FPGA IP

Tábla 5. Comhpháirteanna Testbench

Comhpháirt	Cur síos
Gineadóir Patrún Físeáin	Táirgeann an gineadóir seo patrúin barra datha is féidir leat a chumrú. Is féidir leat uainiú na formáide físeáin a pharaiméadarú.
Rialú Testbench	Rialaíonn an bloc seo seicheamh tástála an insamhalta agus gineann sé na comharthaí spreagtha riachtanacha chuig an gcroí TX. Léann bloc rialaithe testbench freisin an luach CRC ón bhfoinse agus ón doirteal chun comparáidí a dhéanamh.
Seiceálaí Luas Clog Nasc RX	Fíoraíonn an seiceálaí seo má mheaitseálann an mhinicíocht cloig aisghafa RX an ráta sonraí atá ag teastáil.
Seiceálaí Luas Clog Nasc TX	Fíoraíonn an seiceálaí seo má mheaitseálann an mhinicíocht cloig aisghafa trasghlacadóir TX leis an ráta sonraí atá ag teastáil.

Déanann an bhinse tástála insamhalta na fíoruithe seo a leanas:
Tábla 6. Fíoruithe Testbench

Critéir Tástála	Fíorú
• Nasc Oiliúint ar Ráta Sonraí HBR3 • Léigh na cláir DPCD le seiceáil an socraíonn agus má thomhaiseann an Stádas DP minicíocht Luas Nasc TX agus RX araon.	Comhtháthaíonn sé Seiceálaí Minicíochta chun aschur minicíochta an chlog Luas Nasc a thomhas ón trasghlacadóir TX agus RX.
• Rith patrún físeáin ó TX go RX. • Fíoraigh an CRC don fhoinse agus don doirteal le seiceáil an meaitseálann siad	• Nascann sé gineadóir patrún físeáin leis an bhFoinse DisplayPort chun an patrún físeáin a ghiniúint. • An chéad cheann eile léann testbench control Source and Sink CRC araon ó chláir DPTX agus DPRX agus déantar comparáid lena chinntiú go bhfuil an dá luach CRC comhionann. Nóta: Chun a chinntiú go ríomhtar CRC, ní mór duit paraiméadar uathoibrithe tástála Tacaíocht CTS a chumasú.

Stair Athbhreithnithe Doiciméid don DisplayPort Intel

Agilex F-tile FPGA IP Design Example Treoir Úsáideora

Leagan Doiciméid	Intel Quartus Príomh-leagan	Leagan IP	Athruithe
2021.12.13	21.4	21.0.0	Eisiúint tosaigh.

Intel Corporation. Gach ceart ar cosaint. Is trádmharcanna de chuid Intel Corporation nó a fhochuideachtaí iad Intel, lógó Intel, agus marcanna Intel eile. Barántaíonn Intel feidhmíocht a tháirgí FPGA agus leathsheoltóra de réir sonraíochtaí reatha de réir bharántas caighdeánach Intel, ach coimeádann sé an ceart chun athruithe a dhéanamh ar aon táirgí agus seirbhísí ag am ar bith gan fógra. Ní ghlacann Intel aon fhreagracht nó dliteanas a eascraíonn as cur i bhfeidhm nó úsáid aon fhaisnéise, táirge nó seirbhíse a thuairiscítear anseo ach amháin mar a aontaítear go sainráite i scríbhinn ag Intel. Moltar do chustaiméirí Intel an leagan is déanaí de shonraíochtaí feiste a fháil sula dtéann siad ag brath ar aon fhaisnéis foilsithe agus sula ndéanann siad orduithe le haghaidh táirgí nó seirbhísí.
*Féadtar ainmneacha agus brandaí eile a éileamh mar shealúchas daoine eile.
ISO 9001: 2015 Cláraithe

Leagan ar líne
Seol Aiseolas
UG-20347
ID: 709308
Leagan: 2021.12.13

Doiciméid / Acmhainní

intel DisplayPort Agilex F-Tile FPGA IP Design Example [pdfTreoir Úsáideora DisplayPort Agilex F-Tile FPGA IP Design Example, DisplayPort Agilex, F-Tile FPGA IP Design Example, Dearadh F-Tíleanna FPGA IP, FPGA IP Design Example, Dearadh IP Example, Dearadh IP, UG-20347, 709308

Tagairtí

• Lámhleabhar Úsáideora