DisplayPort Agilex F-Tile FPGA IP ንድፍ Example
የተጠቃሚ መመሪያ
ለIntel® Quartus® Prime Design Suite ተዘምኗል፡ 21.4
የአይፒ ስሪት: 21.0.0

DisplayPort Intel FPGA IP ንድፍ Exampፈጣን ጅምር መመሪያ

የ DisplayPort Intel® FPGA IP ንድፍ ምሳሌamples ለ Intel Agilex™ F-tile መሳሪያዎች አስመሳይ የሙከራ ቤንች እና የሃርድዌር ዲዛይን ማጠናቀር እና የሃርድዌር ሙከራን ይደግፋሉ።
የ DisplayPort Intel FPGA IP የሚከተለውን ንድፍ ያቀርባልampያነሰ፡

• DisplayPort SST ትይዩ loopback ያለ Pixel Clock Recovery (PCR) ሞጁል በማይንቀሳቀስ ፍጥነት

ንድፍ ሲያመነጩ example, የመለኪያ አርታዒው በራስ-ሰር ይፈጥራል fileንድፉን በሃርድዌር ውስጥ ለማስመሰል፣ ለማጠናቀር እና ለመሞከር አስፈላጊ ነው።
ማስታወሻ፡- Intel Quartus® Prime 21.4 የሶፍትዌር ስሪት ቀዳሚ ዲዛይን ብቻ ነው የሚደግፈውample ለ Simulation፣ Synthesis፣ Compilation እና Timeing Analysis ዓላማዎች። የሃርድዌር ተግባር ሙሉ በሙሉ አልተረጋገጠም።
ምስል 1. ልማት ኤስtages

ተዛማጅ መረጃ

• DisplayPort Intel FPGA IP የተጠቃሚ መመሪያ
• ወደ Intel Quartus Prime Pro እትም በመሰደድ ላይ

1.1. ማውጫ መዋቅር
ምስል 2. የማውጫ መዋቅር

ሠንጠረዥ 1. ንድፍ Example ክፍሎች

አቃፊዎች	Files
rtl/ኮር	dp_core.ip
	dp_rx.ip
	dp_tx.ip
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX ህንጻ ብሎክ)
	dp_rx_ዳታ_fifo.ip
	rx_top_phy.sv
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX ህንጻ ብሎክ)
	dp_tx_ዳታ_fifo.ip
	dp_tx_ዳታ_fifo.ip

1.2. የሃርድዌር እና የሶፍትዌር መስፈርቶች
ኢንቴል ዲዛይኑን ለመፈተሽ የሚከተለውን ሃርድዌር እና ሶፍትዌር ይጠቀማልampላይ:
ሃርድዌር

• Intel Agilex I-Series Development Kit

ሶፍትዌር

• Intel Quartus Prime
• ሲኖፕሲዎች* ቪሲኤል ሲሙሌተር

1.3. ንድፉን በማመንጨት ላይ
ዲዛይኑን ለማመንጨት በIntel Quartus Prime ሶፍትዌር ውስጥ የ DisplayPort Intel FPGA IP ፓራሜትር አርታዒን ይጠቀሙampለ.
ምስል 3. የንድፍ ፍሰት ማመንጨት

1. Tools ➤ IP ካታሎግ ምረጥ እና ኢንቴል አጊሌክስ ኤፍ-ቲልን እንደ ኢላማ መሳሪያ ቤተሰብ ምረጥ።
   ማስታወሻ፡ ዲዛይኑ የቀድሞample Intel Agilex F-tile መሳሪያዎችን ብቻ ነው የሚደግፈው።
2. በአይፒ ካታሎግ ውስጥ DisplayPort Intel FPGA IP ን ይፈልጉ እና ሁለቴ ጠቅ ያድርጉ። አዲሱ የአይፒ ልዩነት መስኮት ይታያል.
3. ለእርስዎ ብጁ የአይፒ ልዩነት የከፍተኛ ደረጃ ስም ይግለጹ። የመለኪያ አርታዒው የአይፒ ልዩነት ቅንብሮችን ያስቀምጣል። file የሚል ስያሜ ተሰጥቶታል። .አይ.ፒ.
4. በመሳሪያው መስክ ውስጥ የተወሰነ Intel Agilex F-tile መሳሪያ መምረጥ ወይም ነባሪውን የIntel Quartus Prime ሶፍትዌር መሳሪያ ምርጫን ማቆየት ይችላሉ።
5. እሺን ጠቅ ያድርጉ። የመለኪያ አርታዒው ይታያል.
6. ለሁለቱም TX እና RX የሚፈለጉትን መለኪያዎች ያዋቅሩ
7. በዲዛይን Exampወደ ትር፣ ያለ PCR የ DisplayPort SST ትይዩ ሎፕባክን ይምረጡ።
8. የሙከራ ቤንች ለማመንጨት ሲሙሌሽን ይምረጡ እና የሃርድዌር ዲዛይን ለማመንጨት Synthesis የሚለውን ይምረጡampለ. ዲዛይኑን ለማመንጨት ከነዚህ አማራጮች ውስጥ ቢያንስ አንዱን መምረጥ አለቦትample fileኤስ. ሁለቱንም ከመረጡ, የትውልድ ጊዜ ይረዝማል.
9. ፍጠርን ጠቅ ያድርጉ Example ንድፍ.

1.4. ንድፉን ማስመሰል
የ DisplayPort Intel FPGA IP ንድፍ ምሳሌample testbench ተከታታይ loopback ንድፍ ከTX ምሳሌ ወደ አርኤክስ ምሳሌ ያስመስላል። የውስጥ የቪዲዮ ጥለት ጀነሬተር ሞጁል የ DisplayPort TX ምሳሌን ያንቀሳቅሳል እና የ RX ምሳሌ ቪዲዮ ውፅዓት በሙከራ ቤንች ውስጥ ከCRC አረጋጋጮች ጋር ይገናኛል።
ምስል 4. የንድፍ የማስመሰል ፍሰት

1. ወደ Synopsys simulator አቃፊ ይሂዱ እና ቪሲኤስን ይምረጡ።
2. የማስመሰል ስክሪፕት አሂድ።
   ምንጭ vcs_sim.sh
3. ስክሪፕቱ Quartus TLGን ያከናውናል፣ ያጠናቅራል እና በሲሙሌተሩ ውስጥ የፈተና ቤንች ያስኬዳል።
4. ውጤቱን ይተንትኑ.
   የተሳካ የማስመሰል ስራ በSource እና Sink SRC ንፅፅር ያበቃል።

1.5. ንድፉን ማሰባሰብ እና ማስመሰል
ምስል 5. ንድፉን ማጠናቀር እና ማስመሰል

የማሳያ ሙከራን ለማጠናቀር እና በሃርድዌር exampንድፍ, የሚከተሉትን ደረጃዎች ይከተሉ:

1. ሃርድዌር ያረጋግጡ exampየንድፍ ማመንጨት ተጠናቅቋል.
2. የIntel Quartus Prime Pro እትም ሶፍትዌር ያስጀምሩ እና ይክፈቱ /quartus/agi_dp_demo.qpf.
3. ማቀናበርን ጠቅ ያድርጉ ➤ ማጠናቀር ጀምር።
4. ማጠናቀር እስኪጠናቀቅ ድረስ ይጠብቁ።

ማስታወሻ፡- ንድፍ example የቅድሚያ ንድፍን በተግባር አያረጋግጥም Example on ሃርድዌር በዚህ የኳርትስ ልቀት ውስጥ።
ተዛማጅ መረጃ
Intel Agilex I-Series FPGA ልማት ኪት የተጠቃሚ መመሪያ

1.6. DisplayPort Intel FPGA IP ንድፍ Example መለኪያዎች
ሠንጠረዥ 2. DisplayPort Intel FPGA IP Design Example Parameters ለ Intel Agilex F-tile Device

መለኪያ	ዋጋ	መግለጫ
ይገኛል ንድፍ Example
ንድፍ ይምረጡ	• የለም • DisplayPort SST ትይዩ ያለ PCR መልሶ መመለስ	ንድፍ ይምረጡ exampሊፈጠር ይችላል. • ምንም፡ ምንም ንድፍ የለም example ለአሁኑ መለኪያ ምርጫ ይገኛል። • DisplayPort SST ትይዩ Loopback ያለ PCR፡ ይህ ንድፍ የቀድሞampየቪዲዮ ግቤት ምስል ወደብ መለኪያን ያንቁ።
ንድፍ Example Files
ማስመሰል	አብራ ፣ አጥፋ	አስፈላጊውን ለማመንጨት ይህንን አማራጭ ያብሩ files ለ የማስመሰል testbench.
ውህደት	አብራ ፣ አጥፋ	አስፈላጊውን ለማመንጨት ይህንን አማራጭ ያብሩ files ለ Intel Quartus Prime ማጠናቀር እና የሃርድዌር ዲዛይን።
የመነጨ HDL ቅርጸት
ማመንጨት File ቅርጸት	Verilog፣ VHDL	ለተፈጠረው ንድፍ ለምሳሌ የእርስዎን ተመራጭ HDL ቅርጸት ይምረጡample fileአዘጋጅ. ማስታወሻ፡- ይህ አማራጭ ለተፈጠረ ከፍተኛ ደረጃ አይፒ ቅርጸት ብቻ ነው የሚወስነው fileኤስ. ሁሉም ሌሎች files (ለምሳሌample testbenches እና ከፍተኛ ደረጃ files ለሃርድዌር ማሳያ) በVerilog HDL ቅርጸት ናቸው።
የዒላማ ልማት ኪት
ቦርድ ይምረጡ	• ምንም የልማት ኪት የለም። • Intel Agilex I-Series የልማት ኪት	ለታለመው ንድፍ ለምሳሌ ሰሌዳውን ይምረጡampለ. • ምንም የልማት ኪት፡- ይህ አማራጭ ለዲዛይኑ ሁሉንም የሃርድዌር ገጽታዎች አያካትትም።ampለ. የአይፒ ኮር ሁሉንም የፒን ስራዎችን ወደ ምናባዊ ፒን ያዘጋጃል። • Intel Agilex I-Series FPGA Development Kit፡ ይህ አማራጭ በዚህ የግንባታ ኪት ላይ ካለው መሳሪያ ጋር እንዲመሳሰል የፕሮጀክቱን ኢላማ መሳሪያ በራስ ሰር ይመርጣል። የቦርድ ክለሳዎ የተለየ የመሳሪያ ልዩነት ካለው የTarget Device ልኬትን በመጠቀም የታለመውን መሳሪያ መቀየር ይችላሉ። የአይፒ ኮር ሁሉንም የፒን ስራዎችን በእድገት ኪት መሰረት ያዘጋጃል። ማስታወሻ፡- ቀዳሚ ንድፍ Example በዚህ የኳርትስ ልቀት በሃርድዌር ላይ በተግባር አልተረጋገጠም። • ብጁ ልማት ኪት፡- ይህ አማራጭ ዲዛይኑን ይፈቅዳል exampከኢንቴል ኤፍፒጂኤ ጋር በሶስተኛ ወገን ማሻሻያ ኪት ላይ ለመሞከር። የፒን ምደባዎችን በራስዎ ማዘጋጀት ሊኖርብዎ ይችላል።
	የዒላማ መሣሪያ
የዒላማ መሣሪያን ይቀይሩ	አብራ ፣ አጥፋ	ይህንን አማራጭ ያብሩ እና ለግንባታ ኪት የሚመረጠውን የመሳሪያ ልዩነት ይምረጡ።

ትይዩ Loopback ንድፍ Exampሌስ

የ DisplayPort Intel FPGA IP ንድፍ ምሳሌampከ DisplayPort RX ለምሳሌ እስከ DisplayPort TX ምሳሌ ያለ የፒክሰል ሰዓት ማግኛ (PCR) ሞጁል በስታቲስቲክስ ፍጥነት ትይዩ የመልስ መልስን ያሳያል።
ሠንጠረዥ 3. DisplayPort Intel FPGA IP Design Example ለ Intel Agilex F-tile Device

ንድፍ Example	ስያሜ	የውሂብ መጠን	የሰርጥ ሁኔታ	Loopback አይነት
DisplayPort SST ትይዩ loopback ያለ PCR	DisplayPort SST	ኤች.ቢ.አር 3	ሲምፕሌክስ	PCR ያለ ትይዩ

2.1. Intel Agilex F-tile DisplayPort SST ትይዩ Loopback ንድፍ ባህሪያት
የ SST ትይዩ loopback ንድፍ exampነጠላ የቪዲዮ ዥረት ከ DisplayPort sink ወደ DisplayPort ምንጭ ያለ Pixel Clock Recovery (PCR) በቋሚ ፍጥነት መተላለፉን ያሳያል።

ምስል 6. Intel Agilex F-tile DisplayPort SST ትይዩ Loopback ያለ PCR

• በዚህ ተለዋጭ የ DisplayPort ምንጭ መለኪያ TX_SUPPORT_IM_ENABLE በርቷል እና የቪዲዮ ምስል በይነገጽ ጥቅም ላይ ይውላል።
• የ DisplayPort ማጠቢያው እንደ ጂፒዩ ካሉ ውጫዊ የቪዲዮ ምንጮች የቪዲዮ እና ወይም የድምጽ ዥረት ይቀበላል እና ወደ ትይዩ የቪዲዮ በይነገጽ ይከፍታል።
• የ DisplayPort መስመጥ ቪዲዮ ውፅዓት በቀጥታ የ DisplayPort ምንጭ ቪዲዮ በይነገጽን ያንቀሳቅሳል እና ወደ ማሳያው ከማስተላለፉ በፊት ወደ DisplayPort ዋና አገናኝ ኮድ ያደርገዋል።
• IOPLL ሁለቱንም የ DisplayPort ማጠቢያ እና የምንጭ ቪዲዮ ሰዓቶችን በተወሰነ ድግግሞሽ ያንቀሳቅሳል።
• የ DisplayPort መስመጥ እና የምንጭ MAX_LINK_RATE መለኪያ ወደ HBR3 ከተዋቀረ እና PIXELS_PER_CLOCK ወደ ኳድ ከተዋቀረ የቪዲዮ ሰዓቱ በ300 ሜኸ ሲሆን 8Kp30 ፒክስል ፍጥነት (1188/4 = 297 MHz) ይደግፋል።

2.2. የሰዓት መርሃ ግብር
የሰዓት አቆጣጠር በ DisplayPort Intel FPGA IP ንድፍ ውስጥ የሰዓት ጎራዎችን ያሳያልampለ.
ምስል 7. Intel Agilex F-tile DisplayPort Transceiver clocking plan

ሠንጠረዥ 4. የሰዓት እቅድ ምልክቶች

በዲያግራም ውስጥ ሰዓት	መግለጫ
SysPLL refclk	F-tile System PLL የማጣቀሻ ሰዓት ለዚያ የውጤት ድግግሞሹ በSystem PLL የሚካፈል የሰዓት ድግግሞሽ ሊሆን ይችላል። በዚህ ንድፍ ውስጥ example, system_pll_clk_link እና rx/tx refclk_link ተመሳሳይ የSysPLL refclk እያጋራ ነው ይህም 150Mhz ነው። ተጓዳኙን የውጤት ወደብ ከ DisplayPort Phy Top ጋር ከማገናኘትዎ በፊት ከተለየ የትራንስቨር ማመሳከሪያ ሰዓት ፒን ወደ ማጣቀሻ ሰዓት ወደብ እና የስርዓት PLL ሰዓቶች አይፒ የተገናኘ ነፃ የሩጫ ሰዓት መሆን አለበት።
system_pll_clk_link	ሁሉንም የ DisplayPort ፍጥነት ለመደገፍ ዝቅተኛው የስርዓት PLL የውጤት ድግግሞሽ 320Mhz ነው። ይህ ንድፍ example 900Mhz (ከፍተኛ) የውጤት ፍሪኩዌንሲ ይጠቀማል ስለዚህም SysPLL refclk ከrx/tx refclk_link ጋር መጋራት ይህም 150Mhz ነው።
rx_cdr_refclk_link/tx_pll_refclk_link	Rx CDR እና Tx PLL Link refclk የሁሉንም የ DisplayPort ውሂብ መጠን ለመደገፍ በ150Mhz ተስተካክሏል።
rx_ls_clkout/tx ክሎውት ነው።	የማሳያ ወደብ ማገናኛ የፍጥነት ሰዓት ከሰዓት ወደ DisplayPort IP ኮር። የድግግሞሽ መጠን ከውሂብ ተመን ጋር በትይዩ የውሂብ ስፋት ክፍፍል። Exampላይ: ድግግሞሽ = የውሂብ መጠን / የውሂብ ስፋት = 8.1ጂ (HBR3) / 40ቢት = 202.5 ሜኸ

2.3. የማስመሰል Testbench
የማስመሰል ቴስትቤንች የ DisplayPort TX ተከታታይ ምልልስ ወደ RX ያስመስለዋል።
ምስል 8. DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench Block Diagram

ሠንጠረዥ 5. Testbench ክፍሎች

አካል	መግለጫ
የቪዲዮ ጥለት ጄኔሬተር	ይህ ጄነሬተር እርስዎ ሊያዋቅሯቸው የሚችሏቸው የቀለም ባር ቅጦችን ይፈጥራል። የቪዲዮ ቅርፀት ጊዜን መመዘን ይችላሉ.
Testbench ቁጥጥር	ይህ እገዳ የአስመሳይን የሙከራ ቅደም ተከተል ይቆጣጠራል እና አስፈላጊ የሆኑትን ቀስቃሽ ምልክቶች ወደ TX ኮር ያመነጫል. የሙከራ ቤንች መቆጣጠሪያ ብሎክ ንፅፅር ለማድረግ ከሁለቱም ምንጭ እና ማጠቢያ የCRC እሴትን ያነባል።
RX አገናኝ ፍጥነት የሰዓት ድግግሞሽ አረጋጋጭ	ይህ አረጋጋጭ የተመለሰው የ RX ትራንስሴቨር የሰዓት ድግግሞሽ ከተፈለገው የውሂብ መጠን ጋር የሚዛመድ መሆኑን ያረጋግጣል።
TX አገናኝ ፍጥነት የሰዓት ድግግሞሽ አረጋጋጭ	ይህ አረጋጋጭ የ TX transceiver የተገኘው የሰዓት ድግግሞሽ ከተፈለገው የውሂብ መጠን ጋር የሚዛመድ ከሆነ ያረጋግጣል።

የማስመሰል ቴስት ​​ቤንች የሚከተሉትን ማረጋገጫዎች ያደርጋል።
ሠንጠረዥ 6. Testbench ማረጋገጫዎች

የሙከራ መስፈርቶች	ማረጋገጥ
• የአገናኝ ስልጠና በመረጃ ደረጃ HBR3 • የ DP ሁኔታ ሁለቱንም TX እና RX Link Speed ​​ፍሪኩዌንሲ ያዘጋጃል እና ይለካ እንደሆነ ለማረጋገጥ የDPCD መዝገቦችን ያንብቡ።	ከTX እና RX transceiver የሚመጣውን የሊንክ ስፒድ ሰአት ድግግሞሽን ለመለካት ፍሪኩዌንሲ መፈተሻን ያዋህዳል።
• የቪዲዮ ጥለትን ከTX ወደ RX ያሂዱ። • CRCን ለሁለቱም የምንጭ እና የውሃ ማጠቢያ መያዛቸውን ያረጋግጡ	• የቪዲዮ ስርዓተ-ጥለት ለማመንጨት የቪዲዮ ጥለት ጀነሬተርን ከ DisplayPort ምንጭ ጋር ያገናኛል። • የTestbench መቆጣጠሪያ በመቀጠል ሁለቱንም ምንጭ እና ሲንክ CRC ከ DPTX እና DPRX መመዝገቢያ ያነባል እና ሁለቱም የCRC እሴቶች ተመሳሳይ መሆናቸውን ለማረጋገጥ ያነጻጽራል። ማስታወሻ፡- CRC መቁጠሩን ለማረጋገጥ የድጋፍ CTS ሙከራ አውቶሜሽን መለኪያን ማንቃት አለቦት።

የሰነድ ማሻሻያ ታሪክ ለ DisplayPort Intel

Agilex F-tile FPGA IP ንድፍ Example የተጠቃሚ መመሪያ

የሰነድ ሥሪት	ኢንቴል ኳርትስ ዋና ስሪት	የአይፒ ስሪት	ለውጦች
2021.12.13	21.4	21.0.0	የመጀመሪያ ልቀት

ኢንቴል ኮርፖሬሽን. መብቱ በህግ የተጠበቀ ነው. ኢንቴል፣ የኢንቴል አርማ እና ሌሎች የኢንቴል ምልክቶች የኢንቴል ኮርፖሬሽን ወይም የስርጭቱ የንግድ ምልክቶች ናቸው። ኢንቴል የኤፍፒጂኤ እና ሴሚኮንዳክተር ምርቶቹን በIntel መደበኛ ዋስትና መሰረት ለአሁኑ ዝርዝር መግለጫዎች ዋስትና ይሰጣል፣ነገር ግን በማናቸውም ምርቶች እና አገልግሎቶች ላይ ያለማሳወቂያ በማንኛውም ጊዜ ለውጦችን የማድረግ መብቱ የተጠበቀ ነው። ኢንቴል በዚህ ውስጥ የተገለጸውን ማንኛውንም መረጃ፣ ምርት ወይም አገልግሎት ከመተግበሩ ወይም ከመጠቀሙ የተነሳ ምንም አይነት ሃላፊነት ወይም ተጠያቂነት አይወስድም። የኢንቴል ደንበኞች በማናቸውም የታተመ መረጃ ላይ ከመታመንዎ በፊት እና ለምርቶች ወይም አገልግሎቶች ትእዛዝ ከማስቀመጥዎ በፊት የቅርብ ጊዜውን የመሳሪያ ዝርዝሮችን እንዲያገኙ ይመከራሉ።
*ሌሎች ስሞች እና የንግድ ምልክቶች እንደሌሎች ንብረት ሊጠየቁ ይችላሉ።
ISO 9001፡- 2015 ተመዝግቧል

የመስመር ላይ ስሪት
ግብረ መልስ ላክ
UG-20347
መታወቂያ፡- 709308
ስሪት፡ 2021.12.13

ሰነዶች / መርጃዎች

intel DisplayPort Agilex F-Tile FPGA IP ንድፍ Example [pdf] የተጠቃሚ መመሪያ DisplayPort Agilex F-Tile FPGA IP ንድፍ Example፣ DisplayPort Agilex፣ F-Tile FPGA IP Design Example፣ F-Tile FPGA IP ንድፍ፣ FPGA IP ንድፍ Example, IP ንድፍ Example, IP ንድፍ, UG-20347, 709308

ዋቢዎች

• የተጠቃሚ መመሪያ