Intel LogoDisplayPort Agilex F-Tile FPGA IP Design Example
Дастури корбар
Барои Intel® Quartus® Prime Design Suite навсозӣ шудааст: 21.4
Версияи IP: 21.0.0

Мундариҷа пинҳон
1 DisplayPort Intel FPGA IP Design Example Дастури оғози зуд
2 Тарҳрезии мувозӣ, собиқamples
3 Таърихи баррасии ҳуҷҷат барои DisplayPort Intel
4 Ҳуҷҷатҳо / Сарчашмаҳо
4.1 Иқтибосҳо
5 Паёмҳои марбут

DisplayPort Intel FPGA IP Design Example Дастури оғози зуд

Тарҳрезии DisplayPort Intel® FPGA IP собиқamples барои дастгоҳҳои Intel Agilex™ F-плитка дорои як тахтачаи тестӣ ва тарҳи сахтафзор мебошад, ки компиляция ва санҷиши сахтафзорро дастгирӣ мекунад.
DisplayPort Intel FPGA IP тарҳи зеринро пешниҳод мекунадamples:

  • Бозгашти мувозии DisplayPort SST бе модули барқарорсозии Pixel Clock (PCR) бо суръати статикӣ

Вақте ки шумо тарроҳии собиқро тавлид мекунедample, муҳаррири параметр ба таври худкор эҷод fileбарои тақлид, тартиб додан ва озмоиши тарҳ дар сахтафзор зарур аст.
Шарҳ: Версияи нармафзори Intel Quartus® Prime 21.4 танҳо тарҳи Preliminary Ex-ро дастгирӣ мекунадample барои мақсадҳои моделиронӣ, синтез, ҷамъоварӣ ва таҳлили вақт. Фаъолияти сахтафзор пурра тасдиқ карда нашудааст.
Расми 1. Инкишофи Сtages

Intel DisplayPort Agilex F Tile FPGA IP Design Example - Расми 1

Маълумоти марбут

  • Дастури корбари DisplayPort Intel FPGA IP
  • Муҳоҷират ба Intel Quartus Prime Pro Edition

1.1. Сохтори директория
Расми 2. Сохтори директория

Intel DisplayPort Agilex F Tile FPGA IP Design Example - Расми 2

Ҷадвали 1. Тарҳрезӣ Example Компонентҳо

Папкаҳо Files
rtl/core dp_core.ip
dp_rx.ip
dp_tx.ip
rtl/rx_phy dp_gxb_rx/ ((блоки сохтмонии DP PMA UX)
dp_rx_data_fifo.ip
rx_top_phy.sv
rtl/tx_phy dp_gxb_rx/ ((блоки сохтмонии DP PMA UX)
dp_tx_data_fifo.ip
dp_tx_data_fifo.ip

1.2. Талаботи сахтафзор ва нармафзор
Intel барои санҷиши тарҳи собиқ сахтафзор ва нармафзори зеринро истифода мебарадampле:
Таҷҳизот

  • Маҷмӯаи рушди Intel Agilex I-Series

Нармафзор

  • Intel Quartus Prime
  • Synopsys* Simulator VCL

1.3. Эҷоди Дизайн
Муҳаррири параметрҳои DisplayPort Intel FPGA IP-ро дар нармафзори Intel Quartus Prime барои тавлиди тарҳи собиқ истифода баредampле.
Расми 3. Таҳияи ҷараёни тарҳрезӣ

Intel DisplayPort Agilex F Tile FPGA IP Design Example - Расми 3

  1. Асбобҳо ➤ Каталоги IP-ро интихоб кунед ва Intel Agilex F-tile -ро ҳамчун оилаи дастгоҳи мавриди ҳадаф интихоб кунед.
    Эзоҳ: Тарҳрезии собиқample танҳо дастгоҳҳои Intel Agilex F-плитро дастгирӣ мекунад.
  2. Дар Каталоги IP, ҷойгир кунед ва ду маротиба клик кунед DisplayPort Intel FPGA IP. Равзанаи New Variation IP пайдо мешавад.
  3. Барои варианти фармоишии IP-и худ номи сатҳи болоро муайян кунед. Муҳаррири параметр танзимоти варианти IP-ро дар a file ном .ip.
  4. Шумо метавонед як дастгоҳи мушаххаси Intel Agilex F-талитрро дар майдони Дастгоҳ интихоб кунед ё интихоби дастгоҳи нармафзори Intel Quartus Primeро нигоҳ доред.
  5. OK-ро пахш кунед. Муҳаррири параметр пайдо мешавад.
  6. Параметрҳои дилхоҳро ҳам барои TX ва RX танзим кунед
  7. Дар тарҳрезии ExampДар ҷадвал, DisplayPort SST Loopback Parallel Be PCR -ро интихоб кунед.
  8. Барои тавлиди панели тестӣ Simulation-ро интихоб кунед ва Синтезро барои тавлиди тарҳи сахтафзор собиқ интихоб кунедampле. Шумо бояд ақаллан яке аз ин интихобҳоро барои тавлиди тарҳи собиқ интихоб кунедample fileс. Агар шумо ҳардуро интихоб кунед, вақти тавлид дарозтар мешавад.
  9. Эҷоди Ex-ро клик кунедample Design.

1.4. Моделсозии тарҳрезӣ
Тарҳрезии DisplayPort Intel FPGA IP собиқample testbench тарроҳии силсилавии бозгаштро аз як мисоли TX ба намунаи RX тақлид мекунад. Модули тавлидкунандаи намунаи видеоии дохилӣ намунаи DisplayPort TX-ро меронад ва баромади видеоии RX ба чекҳои CRC дар testbench пайваст мешавад.
Расми 4. Ҷараёни моделсозии тарҳрезӣ

Intel DisplayPort Agilex F Tile FPGA IP Design Example - Расми 4

  1. Ба папкаи симулятори Synopsys равед ва VCS-ро интихоб кунед.
  2. Скрипти симулятсияро иҷро кунед.
    Манбаъ vcs_sim.sh
  3. Скрипт Quartus TLG-ро иҷро мекунад, санҷишро дар симулятор тартиб медиҳад ва идора мекунад.
  4. Натиҷаро таҳлил кунед.
    Моделсозии бомуваффақият бо муқоисаи Source and Sink SRC ба анҷом мерасад.Intel DisplayPort Agilex F Tile FPGA IP Design Example - Расми 5

1.5. Тартиб додан ва тақлид кардани тарҳ
Расми 5. Тартиб додан ва тақлид кардани тарҳ

Intel DisplayPort Agilex F Tile FPGA IP Design Example - Расми 6

Барои тартиб додан ва иҷро кардани санҷиши намоишӣ дар сахтафзор собиқampтарҳрезӣ кунед, ин қадамҳоро иҷро кунед:

  1. Боварӣ ҳосил кунед, ки сахтафзор собиқampнасли тарроҳии le анҷом ёфт.
  2. Нармафзори Intel Quartus Prime Pro Edition -ро оғоз кунед ва кушоед /quartus/agi_dp_demo.qpf.
  3. Коркард ➤ Ҷамъовариро оғоз кунед.
  4. То ба итмом расидани Компиляция интизор шавед.

Шарҳ: Дизайн собиқample тарроҳии пешакиро ба таври функсионалӣ тасдиқ намекунадample оид ба сахтафзор дар ин нашри Quartus.
Маълумоти марбут
Дастури корбар Intel Agilex I-Series FPGA Kit Development

1.6. DisplayPort Intel FPGA IP Design Example Параметрҳо
Љадвали 2. DisplayPort Intel FPGA IP Design Example Параметрҳо барои Intel Agilex F-дастгоҳ

Параметр Арзиш Тавсифи
Тарҳрезии дастрас Example
Дизайнро интихоб кунед • на
• DisplayPort SST мувозӣ
Бозгашт бе PCR		 Дизайнро интихоб кунедampтавлид карда шавад.
• Ҳеҷ: Не тарҳрезӣ собиқample барои интихоби параметри ҷорӣ дастрас аст
• Бозгашти мувозӣ DisplayPort SST бе PCR: Ин тарҳи собиқample гардиши мувозиро аз танӯраи DisplayPort ба манбаи DisplayPort бидуни модули барқарорсозии Pixel Clock (PCR) нишон медиҳад, вақте ки шумо параметри Фаъолсозии порти тасвири видеоро фаъол мекунед.
Дизайн Example Files
Симуляция Фурӯзон, Хомӯш Барои тавлиди зарурӣ ин хосиятро фаъол созед files барои санҷиши симулятсия.
Синтез Фурӯзон, Хомӯш Барои тавлиди зарурӣ ин хосиятро фаъол созед fileс барои тартиб додани Intel Quartus Prime ва тарроҳии сахтафзор.
Формати HDL тавлидшуда
тавлид File Формат Verilog, VHDL Формати HDL-и дӯстдоштаи худро барои тарҳи тавлидшуда интихоб кунедample fileгузошта.
Шарҳ: Ин хосият танҳо формати IP-и сатҳи болоии тавлидшударо муайян мекунад fileс. Хамаи дигар fileс (масаланample testbenches ва сатҳи боло files барои намоиши сахтафзор) дар формати Verilog HDL мебошанд.
Маҷмӯаи рушди ҳадаф
Раёсатро интихоб кунед • Маҷмӯаи рушд нест
• Intel Agilex I-Series
Маҷмӯаи рушд		 Тахтаро барои тарҳи мавриди ҳадаф интихоб кунедampле.
• Маҷмӯаи рушд нест: Ин хосият тамоми ҷанбаҳои сахтафзорро барои тарҳрезии собиқ истисно мекунадampле. Асоси IP ҳама таъиноти пинҳоро ба пинҳои виртуалӣ муқаррар мекунад.
• Маҷмӯаи таҳияи Intel Agilex I-Series FPGA: Ин хосият ба таври худкор дастгоҳи мавриди ҳадафи лоиҳаро барои мувофиқ кардани дастгоҳи ин маҷмӯаи таҳия интихоб мекунад. Шумо метавонед дастгоҳи мавриди ҳадафро бо истифода аз параметри Тағйир додани дастгоҳи ҳадаф иваз кунед, агар таҷдиди шӯрои шумо варианти дигари дастгоҳ дошта бошад. Асоси IP ҳама таъиноти пинҳоро мувофиқи маҷмӯаи рушд муқаррар мекунад.
Шарҳ: Тарҳрезии пешакӣ Example дар сахтафзор дар ин версияи Quartus ба таври функсионалӣ санҷида нашудааст.
• Маҷмӯаи таҳияи фармоишӣ: Ин хосият ба тарҳрезии собиқ имкон медиҳадample бояд дар маҷмӯаи таҳияи тарафи сеюм бо FPGA Intel санҷида шавад. Шояд ба шумо лозим ояд, ки таъиноти пинҳоро худатон таъин кунед.
Дастгоҳи мақсаднок
Тағир додани дастгоҳи мақсаднок Фурӯзон, Хомӯш Ин хосиятро фаъол кунед ва варианти мувофиқи дастгоҳро барои маҷмӯаи таҳия интихоб кунед.

Тарҳрезии мувозӣ, собиқamples

Тарҳрезии DisplayPort Intel FPGA IP собиқamples гардиши мувозиро аз мисоли DisplayPort RX ба намунаи DisplayPort TX бе модули барқарорсозии Pixel Clock (PCR) бо суръати статикӣ намоиш медиҳад.
Љадвали 3. DisplayPort Intel FPGA IP Design Example барои Intel Agilex F-дастгоҳ

Дизайн Example Нишон Меъёри маълумот Усули канал Навъи бозгашт
Бозгашти мувозии DisplayPort SST бе PCR DisplayPort SST HBR3 Содда Параллел бидуни PCR

2.1. Intel Agilex F-плиткаи DisplayPort SST Хусусиятҳои тарроҳии мувозӣ
Тарҳрезии гардиши мувозии SST собиқampЛес интиқоли як ҷараёни видеоро аз танӯраи DisplayPort ба манбаи DisplayPort бидуни барқарорсозии Pixel Clock (PCR) бо суръати статикӣ нишон медиҳад.

Тасвири 6. Intel Agilex F-плиткаи DisplayPort SST Loopback параллелӣ бе PCR

Intel DisplayPort Agilex F Tile FPGA IP Design Example - Расми 7

  • Дар ин вариант параметри манбаи DisplayPort, TX_SUPPORT_IM_ENABLE фаъол аст ва интерфейси тасвири видео истифода мешавад.
  • Танӯраи DisplayPort ҷараёнҳои видео ва ё аудиоро аз манбаи видеоии беруна ба монанди GPU қабул мекунад ва онро ба интерфейси параллелии видео рамзкушо мекунад.
  • Натиҷаи видеои танӯраи DisplayPort мустақиман интерфейси видеоии манбаи DisplayPort-ро меронад ва пеш аз интиқол ба монитор ба истиноди асосии DisplayPort рамзгузорӣ мекунад.
  • IOPLL ҳам танӯраи DisplayPort ва ҳам соатҳои видеоии сарчашмаро бо басомади муқарраршуда меронад.
  • Агар танӯраи DisplayPort ва параметри MAX_LINK_RATE манбаъ ба HBR3 ва PIXELS_PER_CLOCK ба чаҳоргона танзим шуда бошад, соати видео дар 300 МГс кор мекунад, то суръати 8Kp30 пикселро дастгирӣ кунад (1188/4 = 297 МГс).

2.2. Схемаи соат
Схемаи соат доменҳои соатро дар DisplayPort Intel FPGA IP тарҳрезӣ нишон медиҳад.ampле.
Тасвири 7. Нақшаи соаткунии Intel Agilex F-плитаи DisplayPort Transceiver

Intel DisplayPort Agilex F Tile FPGA IP Design Example - Расми 8

Љадвали 4. Сигналњои схемаи соат

Соат дар диаграмма Тавсифи
refclk SysPLL Соатҳои истинод ба F-tile System PLL, ки метавонад ҳар басомади соат бошад, ки аз ҷониби System PLL барои ин басомади баромад тақсим карда мешавад.
Дар ин тарҳ, собиқample, system_pll_clk_link ва rx/tx refclk_link ҳамон SysPLL refclk-ро мубодила мекунанд, ки 150 МГс аст.
Он бояд як соати ройгони коркунанда бошад, ки аз як пин-си соати истинодкунандаи интиқолдиҳанда ба порти соати вуруди Reference ва System PLL Clocks IP пеш аз пайваст кардани порти баромади мувофиқ ба DisplayPort Phy Top пайваст карда мешавад.
system_pll_clk_link Басомади ҳадди ақали баромади System PLL барои дастгирии ҳама суръати DisplayPort 320 МГс аст.
Ин тарҳ, собиқample басомади баромади 900 МГс (баландтарин) -ро истифода мебарад, то SysPLL refclk бо rx/tx refclk_link, ки 150 МГс аст, мубодила шавад.
rx_cdr_refclk_link/tx_pll_refclk_link Rx CDR ва Tx PLL Link refclk, ки ба 150 МГс собит шудааст, то ҳама суръати додаҳои DisplayPort-ро дастгирӣ кунад.
rx_ls_clkout/tx аст DisplayPort Link Speed ​​Clock ба соати асосии DisplayPort IP. Басомади баробар ба Меъёри маълумот ба паҳнои параллелӣ тақсим карда мешавад.
Exampле:
Фосила = суръати маълумот / паҳнои маълумот
= 8.1G (HBR3) / 40бит
= 202.5 ​​МГц

2.3. Simulation Testbench
Санҷиши симулятсия як гардиши силсилавии DisplayPort TX-ро ба RX тақлид мекунад.
Тасвири 8. Диаграммаи блоки DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench

Intel DisplayPort Agilex F Tile FPGA IP Design Example - Расми 9

Љадвали 5. Унсурњои Testbench

Компонент Тавсифи
Генератори намунаи видео Ин генератор намунаҳои сатри рангҳоро истеҳсол мекунад, ки шумо онҳоро танзим карда метавонед. Шумо метавонед вақти формати видеоро танзим кунед.
Назорати санҷишӣ Ин блок пайдарпайии санҷиши симулятсияро назорат мекунад ва сигналҳои зарурии ҳавасмандкуниро ба ядрои TX тавлид мекунад. Блоки назоратии testbench инчунин арзиши CRC-ро ҳам аз манбаъ ва ҳам танӯр мехонад, то муқоиса кунад.
Санҷиши басомади соати RX Link суръати Ин тафтишкунанда тафтиш мекунад, ки оё интиқоли интиқоли RX ба басомади соати барқароршуда ба суръати дилхоҳ мувофиқат мекунад.
Санҷиши басомади суръати соати TX Link Ин тафтишкунанда тафтиш мекунад, ки оё интиқоли интиқоли TX ба басомади соати барқароршуда ба суръати дилхоҳ мувофиқат мекунад.

Санҷиши симулятсия санҷишҳои зеринро иҷро мекунад:
Љадвали 6. Verifications Testbench

Меъёрҳои санҷиш Тафтиш
• Омӯзиши пайванд бо суръати маълумот HBR3
• Реестрҳои DPCD-ро хонед, то тафтиш кунед, ки оё Status DP ҳам басомади суръати TX ва RX Link-ро муқаррар ва чен мекунад.		 Санҷиши басомадро барои чен кардани баромади басомади соати Link Speed ​​аз интиқолдиҳандаи TX ва RX муттаҳид мекунад.
• Намунаи видеоиро аз TX ба RX иҷро кунед.
• CRC-ро ҳам барои манбаъ ва ҳам барои обхезӣ тафтиш кунед, то мувофиқат кунанд ё не		 • Барои тавлиди намунаи видео генератори намунаи видеоиро ба манбаи DisplayPort пайваст мекунад.
• Назорати Testbench навбатӣ ҳам CRC-ро аз регистрҳои DPTX ва DPRX мехонад Source ва Sink CRC ва муқоиса мекунад, то якхела будани ҳарду арзиши CRC.
Шарҳ: Барои боварӣ ҳосил кардани CRC, шумо бояд параметри автоматикунонии санҷиши Дастгирии CTS-ро фаъол созед.

Таърихи баррасии ҳуҷҷат барои DisplayPort Intel

Agilex F-фали FPGA IP Design ExampДастури корбар

Версияи ҳуҷҷат Версияи Intel Quartus Prime IPVersion Тағйирот
2021.12.13 21.4 21.0.0 Нашри аввал.

Корпоратсияи Intel. Ҳамаи ҳуқуқ маҳфуз аст. Intel, логотипи Intel ва дигар тамғаҳои Intel тамғаҳои тиҷоратии Intel Corporation ё филиалҳои он мебошанд. Intel иҷрои маҳсулоти FPGA ва нимноқилҳои худро мувофиқи мушаххасоти ҷорӣ мутобиқи кафолати стандартии Intel кафолат медиҳад, аммо ҳуқуқ дорад, ки дар вақти дилхоҳ бидуни огоҳӣ ба ҳама гуна маҳсулот ва хидматҳо тағйирот ворид кунад. Intel ҳеҷ гуна масъулият ё масъулиятеро, ки аз барнома ё истифодаи ҳама гуна маълумот, маҳсулот ё хидмати дар ин ҷо тавсифшуда бармеояд, ба дӯш намегирад, ба истиснои ҳолатҳое, ки Intel дар шакли хаттӣ розӣ шудааст. Ба муштариёни Intel тавсия дода мешавад, ки пеш аз такя ба ягон маълумоти нашршуда ва пеш аз фармоиш додани маҳсулот ё хидматҳо версияи охирини мушаххасоти дастгоҳро дастрас кунанд.
* Дигар номҳо ва брендҳо метавонанд ҳамчун моликияти дигарон даъво карда шаванд.
ISO 9001: 2015 ба қайд гирифта шудааст

Intel Logosanwa GSKBBT066 клавиатураи Bluetooth - тасвири 8 Онлайн
sanwa GSKBBT066 клавиатураи Bluetooth - тасвири 7 Фиристодани фикру ақида
УГ-20347
ID: 709308
Версия: 2021.12.13

Ҳуҷҷатҳо / Сарчашмаҳо

Intel DisplayPort Agilex F-Tile FPGA IP Design Example [pdf] Дастури корбар
DisplayPort Agilex F-Tile FPGA IP Design Example, DisplayPort Agilex, F-Tile FPGA IP Design Example, F-Тиле FPGA IP Design, FPGA IP Design Example, IP Design Example, IP Design, UG-20347, 709308

Иқтибосҳо

Паёмҳои марбут

Назари худро гузоред

Суроғаи почтаи электронии шумо нашр намешавад. Майдонҳои зарурӣ қайд карда шудаанд *