DisplayPort Agilex F-Tile FPGA IP வடிவமைப்பு Example
பயனர் வழிகாட்டி
Intel® Quartus® Prime Design Suiteக்காக புதுப்பிக்கப்பட்டது: 21.4
ஐபி பதிப்பு: 21.0.0

DisplayPort Intel FPGA IP வடிவமைப்பு Example விரைவு தொடக்க வழிகாட்டி

DisplayPort Intel® FPGA IP வடிவமைப்பு முன்னாள்ampIntel Agilex™ F-tile சாதனங்களுக்கான les, ஒரு உருவகப்படுத்துதல் சோதனைப் பெஞ்ச் மற்றும் தொகுத்தல் மற்றும் வன்பொருள் சோதனையை ஆதரிக்கும் ஒரு வன்பொருள் வடிவமைப்பு ஆகியவற்றைக் கொண்டுள்ளது.
DisplayPort Intel FPGA IP பின்வரும் வடிவமைப்பை வழங்குகிறதுamples:

• நிலையான விகிதத்தில் பிக்சல் கடிகார மீட்பு (PCR) தொகுதி இல்லாமல் டிஸ்ப்ளே போர்ட் SST இணை லூப்பேக்

நீங்கள் ஒரு வடிவமைப்பை உருவாக்கும் போது முன்னாள்ample, அளவுரு எடிட்டர் தானாகவே உருவாக்குகிறது fileவன்பொருளில் வடிவமைப்பை உருவகப்படுத்தவும், தொகுக்கவும் மற்றும் சோதிக்கவும் அவசியம்.
குறிப்பு: Intel Quartus® Prime 21.4 மென்பொருள் பதிப்பு பூர்வாங்க வடிவமைப்பு Ex மட்டுமே ஆதரிக்கிறதுample உருவகப்படுத்துதல், தொகுப்பு, தொகுப்பு மற்றும் நேர பகுப்பாய்வு நோக்கங்களுக்காக. வன்பொருள் செயல்பாடு முழுமையாக சரிபார்க்கப்படவில்லை.
படம் 1. வளர்ச்சி எஸ்tages

தொடர்புடைய தகவல்

• DisplayPort Intel FPGA IP பயனர் கையேடு
• இன்டெல் குவார்டஸ் பிரைம் ப்ரோ பதிப்பிற்கு நகர்கிறது

1.1 அடைவு அமைப்பு
படம் 2. அடைவு அமைப்பு

அட்டவணை 1. வடிவமைப்பு Example கூறுகள்

கோப்புறைகள்	Files
rtl/core	dp_core.ip
	dp_rx.ip
	dp_tx.ip
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX கட்டிடத் தொகுதி)
	dp_rx_data_fifo.ip
	rx_top_phy.sv
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX கட்டிடத் தொகுதி)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2 வன்பொருள் மற்றும் மென்பொருள் தேவைகள்
இன்டெல் வடிவமைப்பை சோதிக்க பின்வரும் வன்பொருள் மற்றும் மென்பொருளைப் பயன்படுத்துகிறதுampலெ:
வன்பொருள்

• இன்டெல் அஜிலெக்ஸ் ஐ-சீரிஸ் டெவலப்மெண்ட் கிட்

மென்பொருள்

• இன்டெல் குவார்டஸ் பிரைம்
• சுருக்கம்* VCL சிமுலேட்டர்

1.3 வடிவமைப்பை உருவாக்குதல்
டிசைனை உருவாக்க இன்டெல் குவார்டஸ் பிரைம் மென்பொருளில் டிஸ்ப்ளே போர்ட் இன்டெல் எஃப்பிஜிஏ ஐபி அளவுரு எடிட்டரைப் பயன்படுத்தவும்ampலெ.
படம் 3. வடிவமைப்பு ஓட்டத்தை உருவாக்குதல்

1. கருவிகள் ➤ IP அட்டவணையைத் தேர்ந்தெடுத்து, இலக்கு சாதனக் குடும்பமாக Intel Agilex F-tile ஐத் தேர்ந்தெடுக்கவும்.
   குறிப்பு: வடிவமைப்பு முன்னாள்ampLe Intel Agilex F-tile சாதனங்களை மட்டுமே ஆதரிக்கிறது.
2. IP அட்டவணையில், DisplayPort Intel FPGA IPஐக் கண்டுபிடித்து இருமுறை கிளிக் செய்யவும். புதிய ஐபி மாறுபாடு சாளரம் தோன்றும்.
3. உங்கள் தனிப்பயன் IP மாறுபாட்டிற்கான உயர்மட்ட பெயரைக் குறிப்பிடவும். அளவுரு எடிட்டர் ஐபி மாறுபாடு அமைப்புகளை a இல் சேமிக்கிறது file பெயரிடப்பட்டது .ip.
4. சாதனப் புலத்தில் குறிப்பிட்ட Intel Agilex F-tile சாதனத்தைத் தேர்ந்தெடுக்கலாம் அல்லது இயல்புநிலை Intel Quartus Prime மென்பொருள் சாதனத் தேர்வை வைத்திருக்கலாம்.
5. சரி என்பதைக் கிளிக் செய்யவும். அளவுரு எடிட்டர் தோன்றும்.
6. TX மற்றும் RX இரண்டிற்கும் தேவையான அளவுருக்களை உள்ளமைக்கவும்
7. வடிவமைப்பில் முன்னாள்ampலெ தாவலில், பிசிஆர் இல்லாமல் டிஸ்ப்ளே போர்ட் எஸ்எஸ்டி பேரலல் லூப்பேக்கைத் தேர்ந்தெடுக்கவும்.
8. டெஸ்ட்பெஞ்சை உருவாக்க உருவகப்படுத்துதலைத் தேர்ந்தெடுக்கவும், வன்பொருள் வடிவமைப்பை உருவாக்குவதற்கு தொகுப்பைத் தேர்ந்தெடுக்கவும்ampலெ. வடிவமைப்பை உருவாக்க, இந்த விருப்பங்களில் ஒன்றையாவது நீங்கள் தேர்ந்தெடுக்க வேண்டும்ample fileகள். இரண்டையும் தேர்ந்தெடுத்தால், உற்பத்தி நேரம் அதிகமாகும்.
9. Ex ஐ உருவாக்கு என்பதைக் கிளிக் செய்யவும்ample வடிவமைப்பு.

1.4 வடிவமைப்பை உருவகப்படுத்துதல்
DisplayPort Intel FPGA IP வடிவமைப்பு முன்னாள்ample testbench ஆனது TX நிகழ்விலிருந்து RX நிகழ்விற்கு ஒரு தொடர் லூப்பேக் வடிவமைப்பை உருவகப்படுத்துகிறது. உள்ளக வீடியோ பேட்டர்ன் ஜெனரேட்டர் மாட்யூல் டிஸ்ப்ளே போர்ட் TX நிகழ்வை இயக்குகிறது மற்றும் RX நிகழ்வு வீடியோ வெளியீடு டெஸ்ட்பெஞ்சில் உள்ள CRC செக்கர்களுடன் இணைக்கிறது.
படம் 4. வடிவமைப்பு உருவகப்படுத்துதல் ஓட்டம்

1. Synopsys சிமுலேட்டர் கோப்புறைக்குச் சென்று VCS ஐத் தேர்ந்தெடுக்கவும்.
2. சிமுலேஷன் ஸ்கிரிப்டை இயக்கவும்.
   மூல vcs_sim.sh
3. ஸ்கிரிப்ட் குவார்டஸ் டிஎல்ஜியைச் செய்கிறது, சிமுலேட்டரில் டெஸ்ட்பெஞ்சை தொகுத்து இயக்குகிறது.
4. முடிவை பகுப்பாய்வு செய்யுங்கள்.
   ஒரு வெற்றிகரமான உருவகப்படுத்துதல் சோர்ஸ் மற்றும் சிங்க் எஸ்ஆர்சி ஒப்பீடுடன் முடிவடைகிறது.

1.5 வடிவமைப்பைத் தொகுத்தல் மற்றும் உருவகப்படுத்துதல்
படம் 5. வடிவமைப்பைத் தொகுத்தல் மற்றும் உருவகப்படுத்துதல்

வன்பொருளில் ஒரு ஆர்ப்பாட்ட சோதனையை தொகுக்கவும் இயக்கவும் முன்னாள்ampவடிவமைப்பு, இந்த படிகளைப் பின்பற்றவும்:

1. வன்பொருள் முன்னாள் உறுதிample வடிவமைப்பு உருவாக்கம் முடிந்தது.
2. இன்டெல் குவார்டஸ் பிரைம் புரோ பதிப்பு மென்பொருளைத் துவக்கி திறக்கவும் /quartus/agi_dp_demo.qpf.
3. செயலாக்கம் ➤ தொகுப்பைத் தொடங்கு என்பதைக் கிளிக் செய்யவும்.
4. தொகுத்தல் முடியும் வரை காத்திருங்கள்.

குறிப்பு: வடிவமைப்பு முன்னாள்ample பூர்வாங்க வடிவமைப்பு Ex ஐச் செயல்படவில்லைampஇந்த குவார்டஸ் வெளியீட்டில் வன்பொருள் மீது.
தொடர்புடைய தகவல்
Intel Agilex I-Series FPGA டெவலப்மெண்ட் கிட் பயனர் கையேடு

1.6 DisplayPort Intel FPGA IP வடிவமைப்பு Example அளவுருக்கள்
அட்டவணை 2. DisplayPort Intel FPGA IP வடிவமைப்பு Exampஇன்டெல் அஜிலெக்ஸ் எஃப்-டைல் சாதனத்திற்கான அளவுருக்கள்

அளவுரு	மதிப்பு	விளக்கம்
கிடைக்கும் வடிவமைப்பு Example
வடிவமைப்பைத் தேர்ந்தெடுக்கவும்	• எதுவும் இல்லை • டிஸ்ப்ளே போர்ட் SST பேரலல் PCR இல்லாமல் லூப்பேக்	முன்னாள் வடிவமைப்பைத் தேர்ந்தெடுக்கவும்ample உருவாக்கப்பட வேண்டும். • எதுவுமில்லை: முன்னாள் வடிவமைப்பு இல்லைampதற்போதைய அளவுரு தேர்வுக்கு le கிடைக்கிறது பிசிஆர் இல்லாமல் டிஸ்ப்ளே போர்ட் எஸ்எஸ்டி பேரலல் லூப்பேக்: இந்த வடிவமைப்பு முன்னாள்ampவீடியோ உள்ளீடு இமேஜ் போர்ட் அளவுருவை இயக்கும் போது, ​​பிக்சல் கடிகார மீட்பு (PCR) தொகுதி இல்லாமல் DisplayPort சிங்கில் இருந்து DisplayPort மூலத்திற்கு இணையான லூப்பேக்கை le நிரூபிக்கிறது.
வடிவமைப்பு முன்னாள்ample Files
உருவகப்படுத்துதல்	ஆன், ஆஃப்	தேவையானவற்றை உருவாக்க இந்த விருப்பத்தை இயக்கவும் fileசிமுலேஷன் டெஸ்ட்பெஞ்சிற்கு கள்.
தொகுப்பு	ஆன், ஆஃப்	தேவையானவற்றை உருவாக்க இந்த விருப்பத்தை இயக்கவும் fileஇன்டெல் குவார்டஸ் பிரைம் தொகுப்பு மற்றும் வன்பொருள் வடிவமைப்பிற்கான கள்.
உருவாக்கப்பட்ட HDL வடிவம்
உருவாக்கு File வடிவம்	வெரிலோக், விஎச்டிஎல்	உருவாக்கப்பட்ட வடிவமைப்பிற்கான உங்கள் விருப்பமான HDL வடிவமைப்பைத் தேர்ந்தெடுக்கவும்ample fileஅமைக்கப்பட்டது. குறிப்பு: இந்த விருப்பம் உருவாக்கப்பட்ட மேல் நிலை IPக்கான வடிவமைப்பை மட்டுமே தீர்மானிக்கிறது fileகள். மற்ற அனைத்து fileகள் (எ.காample testbenches மற்றும் மேல் நிலை fileவன்பொருள் விளக்கத்திற்கான கள்) வெரிலாக் HDL வடிவத்தில் உள்ளன.
இலக்கு மேம்பாட்டு கிட்
பலகையைத் தேர்ந்தெடுக்கவும்	• டெவலப்மெண்ட் கிட் இல்லை • இன்டெல் அஜிலெக்ஸ் ஐ-சீரிஸ் மேம்பாட்டு கிட்	இலக்கிடப்பட்ட வடிவமைப்பிற்கான பலகையைத் தேர்ந்தெடுக்கவும்ampலெ. • டெவலப்மெண்ட் கிட் இல்லை: இந்த விருப்பம் வடிவமைப்பிற்கான அனைத்து வன்பொருள் அம்சங்களையும் விலக்குகிறதுampலெ. ஐபி கோர் அனைத்து பின் அசைன்மென்ட்களையும் மெய்நிகர் பின்களுக்கு அமைக்கிறது. • Intel Agilex I-Series FPGA டெவலப்மென்ட் கிட்: இந்த டெவலப்மெண்ட் கிட்டில் உள்ள சாதனத்துடன் பொருந்தக்கூடிய திட்டத்தின் இலக்கு சாதனத்தை இந்த விருப்பம் தானாகவே தேர்ந்தெடுக்கும். உங்கள் போர்டு திருத்தம் வேறுபட்ட சாதன மாறுபாட்டைக் கொண்டிருந்தால், இலக்கு சாதனத்தை மாற்று அளவுருவைப் பயன்படுத்தி இலக்கு சாதனத்தை மாற்றலாம். ஐபி கோர் டெவலப்மெண்ட் கிட்டின் படி அனைத்து பின் அசைன்மென்ட்களையும் அமைக்கிறது. குறிப்பு: ஆரம்ப வடிவமைப்பு Exampஇந்த Quartus வெளியீட்டில் வன்பொருளில் le செயல்பாட்டு ரீதியாக சரிபார்க்கப்படவில்லை. • தனிப்பயன் மேம்பாட்டு கிட்: இந்த விருப்பம் வடிவமைப்பை அனுமதிக்கிறதுample ஒரு இன்டெல் FPGA உடன் மூன்றாம் தரப்பு மேம்பாட்டு கருவியில் சோதிக்கப்பட வேண்டும். பின் பணிகளை நீங்களே அமைக்க வேண்டியிருக்கலாம்.
	இலக்கு சாதனம்
இலக்கு சாதனத்தை மாற்றவும்	ஆன், ஆஃப்	இந்த விருப்பத்தை இயக்கி, டெவலப்மெண்ட் கிட்டுக்கான விருப்பமான சாதன மாறுபாட்டைத் தேர்ந்தெடுக்கவும்.

இணை லூப்பேக் வடிவமைப்பு Exampலெஸ்

DisplayPort Intel FPGA IP வடிவமைப்பு முன்னாள்ampநிலையான விகிதத்தில் பிக்சல் கடிகார மீட்பு (PCR) தொகுதி இல்லாமல் DisplayPort RX நிகழ்விலிருந்து DisplayPort TX நிகழ்விற்கு இணையான லூப்பேக்கைக் காட்டுகிறது.
அட்டவணை 3. DisplayPort Intel FPGA IP வடிவமைப்பு ExampIntel Agilex F-tile சாதனத்திற்கான le

வடிவமைப்பு முன்னாள்ample	பதவி	தரவு விகிதம்	சேனல் பயன்முறை	லூப்பேக் வகை
PCR இல்லாமல் டிஸ்ப்ளே போர்ட் SST இணை லூப்பேக்	டிஸ்ப்ளே போர்ட் SST	HBR3	சிம்ப்ளக்ஸ்	பிசிஆர் இல்லாமல் இணை

2.1 Intel Agilex F-tile DisplayPort SST பேரலல் லூப்பேக் வடிவமைப்பு அம்சங்கள்
SST இணை லூப்பேக் வடிவமைப்பு முன்னாள்ampநிலையான விகிதத்தில் Pixel Clock Recovery (PCR) இல்லாமல் DisplayPort sink இலிருந்து DisplayPort மூலத்திற்கு ஒற்றை வீடியோ ஸ்ட்ரீம் பரிமாற்றத்தை les நிரூபிக்கிறது.

படம் 6. பிசிஆர் இல்லாமல் இன்டெல் அஜிலெக்ஸ் எஃப்-டைல் டிஸ்ப்ளே போர்ட் எஸ்எஸ்டி பேரலல் லூப்பேக்

• இந்த மாறுபாட்டில், டிஸ்ப்ளே போர்ட் மூலத்தின் அளவுருவான TX_SUPPORT_IM_ENABLE ஆன் செய்யப்பட்டு வீடியோ பட இடைமுகம் பயன்படுத்தப்படுகிறது.
• DisplayPort sink ஆனது GPU போன்ற வெளிப்புற வீடியோ மூலத்திலிருந்து வீடியோ மற்றும் ஆடியோ ஸ்ட்ரீமிங்கைப் பெறுகிறது மற்றும் அதை இணையான வீடியோ இடைமுகமாக டிகோட் செய்கிறது.
• டிஸ்ப்ளே போர்ட் சிங்க் வீடியோ வெளியீடு நேரடியாக டிஸ்ப்ளே போர்ட் மூல வீடியோ இடைமுகத்தை இயக்குகிறது மற்றும் மானிட்டருக்கு அனுப்பும் முன் டிஸ்ப்ளே போர்ட் பிரதான இணைப்பிற்கு குறியாக்கம் செய்கிறது.
• IOPLL ஆனது DisplayPort sink மற்றும் மூல வீடியோ கடிகாரங்கள் இரண்டையும் ஒரு நிலையான அதிர்வெண்ணில் இயக்குகிறது.
• DisplayPort sink மற்றும் source இன் MAX_LINK_RATE அளவுரு HBR3 ஆகவும், PIXELS_PER_CLOCK ஆனது Quad ஆகவும் உள்ளமைக்கப்பட்டிருந்தால், வீடியோ கடிகாரம் 300Kp8 பிக்சல் வீதத்தை (30/1188 = 4 MHz) ஆதரிக்க 297 MHz இல் இயங்கும்.

2.2 கடிகாரத் திட்டம்
கடிகாரத் திட்டம் டிஸ்ப்ளே போர்ட் இன்டெல் எஃப்பிஜிஏ ஐபி டிசைனில் உள்ள கடிகார டொமைன்களை விளக்குகிறது.ampலெ.
படம் 7. Intel Agilex F-tile DisplayPort Transceiver clocking scheme

அட்டவணை 4. க்ளாக்கிங் ஸ்கீம் சிக்னல்கள்

வரைபடத்தில் கடிகாரம்	விளக்கம்
SysPLL refclk	எஃப்-டைல் சிஸ்டம் பிஎல்எல் குறிப்பு கடிகாரம், அந்த வெளியீட்டு அதிர்வெண்ணுக்கு சிஸ்டம் பிஎல்எல் மூலம் வகுக்கக்கூடிய எந்த கடிகார அதிர்வெண்ணாகவும் இருக்கலாம். இந்த வடிவமைப்பில் முன்னாள்ample, system_pll_clk_link மற்றும் rx/tx refclk_link ஆகியவை அதே SysPLL refclk ஐப் பகிர்ந்து கொள்கின்றன, இது 150Mhz ஆகும். இது ஒரு இலவச இயங்கும் கடிகாரமாக இருக்க வேண்டும், இது ஒரு பிரத்யேக டிரான்ஸ்ஸீவர் ரெஃபரன்ஸ் க்ளாக் பின்னிலிருந்து ரெஃபரன்ஸ் மற்றும் சிஸ்டம் பிஎல்எல் க்ளாக்ஸ் ஐபியின் உள்ளீட்டு கடிகார போர்ட்டுடன் இணைக்கப்பட்டிருக்க வேண்டும்.
system_pll_clk_link	அனைத்து டிஸ்ப்ளே போர்ட் வீதத்தையும் ஆதரிக்க குறைந்தபட்ச சிஸ்டம் பிஎல்எல் வெளியீட்டு அதிர்வெண் 320 மெகா ஹெர்ட்ஸ் ஆகும். இந்த வடிவமைப்பு முன்னாள்ample 900 Mhz (அதிக) வெளியீட்டு அதிர்வெண்ணைப் பயன்படுத்துகிறது, இதனால் SysPLL refclk ஐ 150 Mhz rx/tx refclk_link உடன் பகிர முடியும்.
rx_cdr_refclk_link/tx_pll_refclk_link	Rx CDR மற்றும் Tx PLL Link refclk ஆனது 150 Mhz ஆக நிர்ணயம் செய்யப்பட்டு அனைத்து DisplayPort தரவு வீதத்தையும் ஆதரிக்கிறது.
rx_ls_clkout/tx என்பது clkout	டிஸ்ப்ளே போர்ட் லிங்க் ஸ்பீட் க்ளாக் டு க்ளாக் டிஸ்ப்ளே போர்ட் ஐபி கோர். இணையான தரவு அகலத்தால் வகுக்கும் தரவு வீதத்திற்கு சமமான அதிர்வெண். Exampலெ: அதிர்வெண் = தரவு வீதம்/தரவு அகலம் = 8.1G (HBR3) / 40பிட்கள் = 202.5 மெகா ஹெர்ட்ஸ்

2.3 சிமுலேஷன் டெஸ்ட்பெஞ்ச்
சிமுலேஷன் டெஸ்ட்பெஞ்ச் டிஸ்ப்ளே போர்ட் TX சீரியல் லூப்பேக்கை RXக்கு உருவகப்படுத்துகிறது.
படம் 8. DisplayPort Intel FPGA IP Simplex Mode சிமுலேஷன் டெஸ்ட்பெஞ்ச் பிளாக் வரைபடம்

அட்டவணை 5. டெஸ்ட்பெஞ்ச் கூறுகள்

கூறு	விளக்கம்
வீடியோ பேட்டர்ன் ஜெனரேட்டர்	இந்த ஜெனரேட்டர் நீங்கள் கட்டமைக்கக்கூடிய வண்ண பட்டை வடிவங்களை உருவாக்குகிறது. வீடியோ வடிவமைப்பு நேரத்தை நீங்கள் அளவுருவாக மாற்றலாம்.
டெஸ்ட்பெஞ்ச் கட்டுப்பாடு	இந்த தொகுதி உருவகப்படுத்துதலின் சோதனை வரிசையை கட்டுப்படுத்துகிறது மற்றும் TX மையத்திற்கு தேவையான தூண்டுதல் சமிக்ஞைகளை உருவாக்குகிறது. டெஸ்ட்பெஞ்ச் கன்ட்ரோல் பிளாக், சிஆர்சி மதிப்பை மூல மற்றும் சிங்க் இரண்டிலிருந்தும் ஒப்பிட்டுப் படிக்கிறது.
RX இணைப்பு வேக கடிகார அதிர்வெண் சரிபார்ப்பு	RX டிரான்ஸ்ஸீவர் மீட்டெடுக்கப்பட்ட கடிகார அதிர்வெண் விரும்பிய தரவு விகிதத்துடன் பொருந்துகிறதா என்பதை இந்த சரிபார்ப்பு சரிபார்க்கிறது.
TX இணைப்பு வேக கடிகார அதிர்வெண் சரிபார்ப்பு	TX டிரான்ஸ்ஸீவர் மீட்டெடுக்கப்பட்ட கடிகார அதிர்வெண் விரும்பிய தரவு விகிதத்துடன் பொருந்துகிறதா என்பதை இந்த சரிபார்ப்பு சரிபார்க்கிறது.

உருவகப்படுத்துதல் சோதனை பெஞ்ச் பின்வரும் சரிபார்ப்புகளை செய்கிறது:
அட்டவணை 6. டெஸ்ட்பெஞ்ச் சரிபார்ப்புகள்

சோதனை அளவுகோல்கள்	சரிபார்ப்பு
• டேட்டா ரேட் HBR3 இல் இணைப்புப் பயிற்சி • DP நிலை TX மற்றும் RX இணைப்பு வேக அதிர்வெண் இரண்டையும் அமைத்து அளவிடுகிறதா என்பதைச் சரிபார்க்க DPCD பதிவேடுகளைப் படிக்கவும்.	TX மற்றும் RX டிரான்ஸ்ஸீவரில் இருந்து இணைப்பு வேக கடிகாரத்தின் அதிர்வெண் வெளியீட்டை அளவிட அதிர்வெண் சரிபார்ப்பை ஒருங்கிணைக்கிறது.
• வீடியோ வடிவத்தை TX இலிருந்து RXக்கு இயக்கவும். • சிஆர்சியை சோர்ஸ் மற்றும் சிங்க் இரண்டும் பொருந்துகிறதா எனச் சரிபார்க்கவும்	• வீடியோ பேட்டர்னை உருவாக்க வீடியோ பேட்டர்ன் ஜெனரேட்டரை டிஸ்ப்ளே போர்ட் மூலத்துடன் இணைக்கிறது. • Testbench கட்டுப்பாடு அடுத்ததாக DPTX மற்றும் DPRX பதிவேடுகளில் இருந்து Source மற்றும் Sink CRC இரண்டையும் படித்து, CRC மதிப்புகள் இரண்டும் ஒரே மாதிரியாக இருப்பதை உறுதிசெய்ய ஒப்பிடுகிறது. குறிப்பு: CRC கணக்கிடப்படுவதை உறுதிசெய்ய, நீங்கள் ஆதரவு CTS சோதனை ஆட்டோமேஷன் அளவுருவை இயக்க வேண்டும்.

DisplayPort Intelக்கான ஆவண திருத்த வரலாறு

Agilex F-tile FPGA IP வடிவமைப்பு Example பயனர் வழிகாட்டி

ஆவணப் பதிப்பு	இன்டெல் குவார்டஸ் பிரைம் பதிப்பு	ஐபி பதிப்பு	மாற்றங்கள்
2021.12.13	21.4	21.0.0	ஆரம்ப வெளியீடு.

இன்டெல் கார்ப்பரேஷன். அனைத்து உரிமைகளும் பாதுகாக்கப்பட்டவை. இன்டெல், இன்டெல் லோகோ மற்றும் பிற இன்டெல் குறிகள் இன்டெல் கார்ப்பரேஷன் அல்லது அதன் துணை நிறுவனங்களின் வர்த்தக முத்திரைகள். இன்டெல் அதன் FPGA மற்றும் செமிகண்டக்டர் தயாரிப்புகளின் செயல்திறன் இன்டெல்லின் நிலையான உத்தரவாதத்தின்படி தற்போதைய விவரக்குறிப்புகளுக்கு உத்தரவாதம் அளிக்கிறது, ஆனால் எந்த நேரத்திலும் அறிவிப்பு இல்லாமல் எந்த தயாரிப்புகள் மற்றும் சேவைகளில் மாற்றங்களைச் செய்வதற்கான உரிமையை கொண்டுள்ளது. Intel எழுத்துப்பூர்வமாக ஒப்புக்கொண்டதைத் தவிர, இங்கு விவரிக்கப்பட்டுள்ள எந்தவொரு தகவல், தயாரிப்பு அல்லது சேவையின் பயன்பாடு அல்லது பயன்பாட்டிலிருந்து எழும் எந்தப் பொறுப்பு அல்லது பொறுப்பையும் இன்டெல் ஏற்காது. Intel வாடிக்கையாளர்கள் எந்தவொரு வெளியிடப்பட்ட தகவலையும் நம்புவதற்கு முன் மற்றும் தயாரிப்புகள் அல்லது சேவைகளுக்கான ஆர்டர்களை வழங்குவதற்கு முன்பு சாதன விவரக்குறிப்புகளின் சமீபத்திய பதிப்பைப் பெற அறிவுறுத்தப்படுகிறார்கள்.
*பிற பெயர்கள் மற்றும் பிராண்டுகள் மற்றவர்களின் சொத்தாக உரிமை கோரப்படலாம்.
ISO 9001: 2015 பதிவு செய்யப்பட்டது

ஆன்லைன் பதிப்பு
கருத்தை அனுப்பவும்
UG-20347
ஐடி: 709308
பதிப்பு: 2021.12.13

ஆவணங்கள் / ஆதாரங்கள்

intel DisplayPort Agilex F-Tile FPGA IP வடிவமைப்பு Example [pdf] பயனர் வழிகாட்டி DisplayPort Agilex F-Tile FPGA IP வடிவமைப்பு Example, DisplayPort Agilex, F-Tile FPGA IP வடிவமைப்பு Example, F-Tile FPGA IP வடிவமைப்பு, FPGA IP வடிவமைப்பு Example, IP வடிவமைப்பு Example, IP வடிவமைப்பு, UG-20347, 709308

குறிப்புகள்

• பயனர் கையேடு