DisplayPort Agilex F-Tile FPGA IP ഡിസൈൻ എക്സിample
ഉപയോക്തൃ ഗൈഡ്
Intel® Quartus® Prime Design Suite-നായി അപ്ഡേറ്റ് ചെയ്തത്: 21.4
IP പതിപ്പ്: 21.0.0

DisplayPort Intel FPGA IP ഡിസൈൻ Example ദ്രുത ആരംഭ ഗൈഡ്

DisplayPort Intel® FPGA IP ഡിസൈൻ മുൻampIntel Agilex™ F-tile ഉപകരണങ്ങൾക്കുള്ള les ഒരു സിമുലേറ്റിംഗ് ടെസ്റ്റ്ബെഞ്ചും കംപൈലേഷനും ഹാർഡ്‌വെയർ ടെസ്റ്റിംഗും പിന്തുണയ്ക്കുന്ന ഒരു ഹാർഡ്‌വെയർ ഡിസൈനും ഫീച്ചർ ചെയ്യുന്നു.
DisplayPort Intel FPGA IP ഇനിപ്പറയുന്ന ഡിസൈൻ മുൻ വാഗ്ദാനം ചെയ്യുന്നുampകുറവ്:

• സ്റ്റാറ്റിക് നിരക്കിൽ പിക്സൽ ക്ലോക്ക് റിക്കവറി (പിസിആർ) മൊഡ്യൂൾ ഇല്ലാതെ ഡിസ്പ്ലേ പോർട്ട് എസ്എസ്ടി പാരലൽ ലൂപ്പ്ബാക്ക്

നിങ്ങൾ ഒരു ഡിസൈൻ സൃഷ്ടിക്കുമ്പോൾ മുൻample, പാരാമീറ്റർ എഡിറ്റർ യാന്ത്രികമായി സൃഷ്ടിക്കുന്നു fileഹാർഡ്‌വെയറിൽ ഡിസൈൻ അനുകരിക്കാനും കംപൈൽ ചെയ്യാനും പരിശോധിക്കാനും ആവശ്യമാണ്.
കുറിപ്പ്: Intel Quartus® Prime 21.4 സോഫ്റ്റ്‌വെയർ പതിപ്പ് പ്രിലിമിനറി ഡിസൈൻ എക്സിനെ മാത്രമേ പിന്തുണയ്ക്കൂample സിമുലേഷൻ, സിന്തസിസ്, കംപൈലേഷൻ, ടൈമിംഗ് വിശകലന ആവശ്യങ്ങൾക്കായി. ഹാർഡ്‌വെയർ പ്രവർത്തനം പൂർണ്ണമായി പരിശോധിച്ചിട്ടില്ല.
ചിത്രം 1. വികസനം എസ്tages

ബന്ധപ്പെട്ട വിവരങ്ങൾ

• DisplayPort Intel FPGA IP ഉപയോക്തൃ ഗൈഡ്
• ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പിലേക്ക് മൈഗ്രേറ്റ് ചെയ്യുന്നു

1.1. ഡയറക്ടറി ഘടന
ചിത്രം 2. ഡയറക്ടറി ഘടന

പട്ടിക 1. ഡിസൈൻ എക്സ്ampലെ ഘടകങ്ങൾ

ഫോൾഡറുകൾ	Files
rtl/core	dp_core.ip
	dp_rx.ip
	dp_tx.ip
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX ബിൽഡിംഗ് ബ്ലോക്ക്)
	dp_rx_data_fifo.ip
	rx_top_phy.sv
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX ബിൽഡിംഗ് ബ്ലോക്ക്)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2 ഹാർഡ്‌വെയർ, സോഫ്റ്റ്‌വെയർ ആവശ്യകതകൾ
ഡിസൈൻ എക്‌സ് പരീക്ഷിക്കുന്നതിനായി ഇന്റൽ ഇനിപ്പറയുന്ന ഹാർഡ്‌വെയറും സോഫ്‌റ്റ്‌വെയറും ഉപയോഗിക്കുന്നുampLe:
ഹാർഡ്‌വെയർ

• Intel Agilex I-Series Development Kit

സോഫ്റ്റ്വെയർ

• ഇൻ്റൽ ക്വാർട്ടസ് പ്രൈം
• സംഗ്രഹം* VCL സിമുലേറ്റർ

1.3 ഡിസൈൻ സൃഷ്ടിക്കുന്നു
ഡിസൈൻ എക്സിറ്റ് സൃഷ്ടിക്കാൻ Intel Quartus Prime സോഫ്‌റ്റ്‌വെയറിലെ DisplayPort Intel FPGA IP പാരാമീറ്റർ എഡിറ്റർ ഉപയോഗിക്കുകample.
ചിത്രം 3. ഡിസൈൻ ഫ്ലോ സൃഷ്ടിക്കുന്നു

1. ടൂളുകൾ ➤ IP കാറ്റലോഗ് തിരഞ്ഞെടുക്കുക, ടാർഗെറ്റ് ഉപകരണ കുടുംബമായി Intel Agilex F-tile തിരഞ്ഞെടുക്കുക.
   ശ്രദ്ധിക്കുക: ഡിസൈൻ എക്സിampLe Intel Agilex F-tile ഉപകരണങ്ങൾ മാത്രമേ പിന്തുണയ്ക്കൂ.
2. IP കാറ്റലോഗിൽ, DisplayPort Intel FPGA IP കണ്ടെത്തി ഡബിൾ ക്ലിക്ക് ചെയ്യുക. പുതിയ ഐപി വേരിയേഷൻ വിൻഡോ ദൃശ്യമാകുന്നു.
3. നിങ്ങളുടെ ഇഷ്‌ടാനുസൃത IP വ്യതിയാനത്തിനായി ഒരു ഉയർന്ന തലത്തിലുള്ള പേര് വ്യക്തമാക്കുക. പാരാമീറ്റർ എഡിറ്റർ IP വേരിയേഷൻ ക്രമീകരണങ്ങൾ a-ൽ സംരക്ഷിക്കുന്നു file പേരിട്ടു .ip.
4. നിങ്ങൾക്ക് ഉപകരണ ഫീൽഡിൽ ഒരു നിർദ്ദിഷ്ട Intel Agilex F-ടൈൽ ഉപകരണം തിരഞ്ഞെടുക്കാം അല്ലെങ്കിൽ ഡിഫോൾട്ട് Intel Quartus Prime സോഫ്‌റ്റ്‌വെയർ ഉപകരണം തിരഞ്ഞെടുക്കാം.
5. ശരി ക്ലിക്ക് ചെയ്യുക. പാരാമീറ്റർ എഡിറ്റർ ദൃശ്യമാകുന്നു.
6. TX, RX എന്നിവയ്‌ക്ക് ആവശ്യമുള്ള പാരാമീറ്ററുകൾ കോൺഫിഗർ ചെയ്യുക
7. ഡിസൈനിൽ എക്സിampടാബിൽ, PCR ഇല്ലാതെ DisplayPort SST പാരലൽ ലൂപ്പ്ബാക്ക് തിരഞ്ഞെടുക്കുക.
8. ടെസ്റ്റ്ബെഞ്ച് ജനറേറ്റുചെയ്യാൻ സിമുലേഷൻ തിരഞ്ഞെടുക്കുക, ഹാർഡ്‌വെയർ ഡിസൈൻ എക്‌സൈസ് സൃഷ്‌ടിക്കാൻ സിന്തസിസ് തിരഞ്ഞെടുക്കുകample. ഡിസൈൻ എക്‌സൈസ് സൃഷ്‌ടിക്കാൻ നിങ്ങൾ ഈ ഓപ്ഷനുകളിലൊന്നെങ്കിലും തിരഞ്ഞെടുക്കണംample fileഎസ്. നിങ്ങൾ രണ്ടും തിരഞ്ഞെടുക്കുകയാണെങ്കിൽ, ജനറേഷൻ സമയം കൂടുതലാണ്.
9. Ex Generate ക്ലിക്ക് ചെയ്യുകampലെ ഡിസൈൻ.

1.4 ഡിസൈൻ അനുകരിക്കുന്നു
DisplayPort Intel FPGA IP ഡിസൈൻ മുൻample testbench ഒരു TX ഉദാഹരണത്തിൽ നിന്ന് ഒരു RX ഉദാഹരണത്തിലേക്ക് ഒരു സീരിയൽ ലൂപ്പ്ബാക്ക് ഡിസൈൻ അനുകരിക്കുന്നു. ഒരു ആന്തരിക വീഡിയോ പാറ്റേൺ ജനറേറ്റർ മൊഡ്യൂൾ DisplayPort TX ഇൻസ്‌റ്റൻസ് ഡ്രൈവ് ചെയ്യുന്നു, കൂടാതെ RX ഇൻസ്റ്റൻസ് വീഡിയോ ഔട്ട്‌പുട്ട് ടെസ്റ്റ്ബെഞ്ചിലെ CRC ചെക്കറുകളിലേക്ക് കണക്ട് ചെയ്യുന്നു.
ചിത്രം 4. ഡിസൈൻ സിമുലേഷൻ ഫ്ലോ

1. Synopsys സിമുലേറ്റർ ഫോൾഡറിലേക്ക് പോയി VCS തിരഞ്ഞെടുക്കുക.
2. സിമുലേഷൻ സ്ക്രിപ്റ്റ് പ്രവർത്തിപ്പിക്കുക.
   ഉറവിടം vcs_sim.sh
3. സ്ക്രിപ്റ്റ് ക്വാർട്ടസ് ടിഎൽജി നിർവഹിക്കുന്നു, സിമുലേറ്ററിൽ ടെസ്റ്റ്ബെഞ്ച് കംപൈൽ ചെയ്യുകയും പ്രവർത്തിപ്പിക്കുകയും ചെയ്യുന്നു.
4. ഫലം വിശകലനം ചെയ്യുക.
   ഒരു വിജയകരമായ സിമുലേഷൻ ഉറവിടവും സിങ്ക് SRC താരതമ്യവും കൊണ്ട് അവസാനിക്കുന്നു.

1.5 ഡിസൈൻ കംപൈൽ ചെയ്യുകയും അനുകരിക്കുകയും ചെയ്യുന്നു
ചിത്രം 5. ഡിസൈൻ കംപൈൽ ചെയ്യുകയും അനുകരിക്കുകയും ചെയ്യുന്നു

ഹാർഡ്‌വെയറിൽ ഒരു ഡെമോൺസ്‌ട്രേഷൻ ടെസ്റ്റ് കംപൈൽ ചെയ്യുന്നതിനും പ്രവർത്തിപ്പിക്കുന്നതിനും മുൻampഡിസൈൻ, ഈ ഘട്ടങ്ങൾ പാലിക്കുക:

1. ഹാർഡ്‌വെയർ മുൻ ഉറപ്പാക്കുകampഡിസൈൻ ജനറേഷൻ പൂർത്തിയായി.
2. ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ സോഫ്‌റ്റ്‌വെയർ സമാരംഭിച്ച് തുറക്കുക /quartus/agi_dp_demo.qpf.
3. പ്രോസസ്സിംഗ് ➤ കംപൈലേഷൻ ആരംഭിക്കുക ക്ലിക്ക് ചെയ്യുക.
4. സമാഹാരം പൂർത്തിയാകുന്നതുവരെ കാത്തിരിക്കുക.

കുറിപ്പ്: ഡിസൈൻ മുൻample പ്രിലിമിനറി ഡിസൈൻ എക്‌സ് പ്രവർത്തനപരമായി പരിശോധിക്കുന്നില്ലampഈ ക്വാർട്ടസ് റിലീസിൽ ഹാർഡ്‌വെയറിലാണ്.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
Intel Agilex I-Series FPGA ഡവലപ്മെന്റ് കിറ്റ് ഉപയോക്തൃ ഗൈഡ്

1.6 DisplayPort Intel FPGA IP ഡിസൈൻ Exampലെ പാരാമീറ്ററുകൾ
പട്ടിക 2. DisplayPort Intel FPGA IP ഡിസൈൻ Exampഇന്റൽ അജിലെക്സ് എഫ്-ടൈൽ ഉപകരണത്തിനുള്ള പാരാമീറ്ററുകൾ

പരാമീറ്റർ	മൂല്യം	വിവരണം
ലഭ്യമായ ഡിസൈൻ എക്സ്ample
ഡിസൈൻ തിരഞ്ഞെടുക്കുക	• ഒന്നുമില്ല • DisplayPort SST പാരലൽ പിസിആർ ഇല്ലാതെ ലൂപ്പ്ബാക്ക്	മുൻ ഡിസൈൻ തിരഞ്ഞെടുക്കുകample ജനറേറ്റ് ചെയ്യണം. • ഒന്നുമില്ല: ഡിസൈൻ ഇല്ല മുൻampനിലവിലെ പാരാമീറ്റർ തിരഞ്ഞെടുക്കലിനായി le ലഭ്യമാണ് • PCR ഇല്ലാതെ DisplayPort SST പാരലൽ ലൂപ്പ്ബാക്ക്: ഈ ഡിസൈൻ മുൻampനിങ്ങൾ വീഡിയോ ഇൻപുട്ട് ഇമേജ് പോർട്ട് പാരാമീറ്റർ പ്രവർത്തനക്ഷമമാക്കുന്നത് ഓൺ ചെയ്യുമ്പോൾ പിക്സൽ ക്ലോക്ക് റിക്കവറി (പിസിആർ) മൊഡ്യൂൾ ഇല്ലാതെ DisplayPort സിങ്കിൽ നിന്ന് DisplayPort ഉറവിടത്തിലേക്ക് സമാന്തര ലൂപ്പ്ബാക്ക് കാണിക്കുന്നു.
ഡിസൈൻ എക്സിample Files
സിമുലേഷൻ	ഓൺ, ഓഫ്	ആവശ്യമുള്ളത് സൃഷ്ടിക്കാൻ ഈ ഓപ്ഷൻ ഓണാക്കുക fileസിമുലേഷൻ ടെസ്റ്റ്ബെഞ്ചിനുള്ള എസ്.
സിന്തസിസ്	ഓൺ, ഓഫ്	ആവശ്യമുള്ളത് സൃഷ്ടിക്കാൻ ഈ ഓപ്ഷൻ ഓണാക്കുക fileഇന്റൽ ക്വാർട്ടസ് പ്രൈം കംപൈലേഷനും ഹാർഡ്‌വെയർ ഡിസൈനിനുമുള്ള എസ്.
സൃഷ്ടിച്ച HDL ഫോർമാറ്റ്
സൃഷ്ടിക്കുക File ഫോർമാറ്റ്	വെരിലോഗ്, വി.എച്ച്.ഡി.എൽ	ജനറേറ്റുചെയ്‌ത ഡിസൈനിനായി നിങ്ങൾ തിരഞ്ഞെടുത്ത HDL ഫോർമാറ്റ് തിരഞ്ഞെടുക്കുകample fileസെറ്റ്. കുറിപ്പ്: ജനറേറ്റ് ചെയ്ത ടോപ്പ് ലെവൽ ഐപിയുടെ ഫോർമാറ്റ് മാത്രമേ ഈ ഓപ്‌ഷൻ നിർണ്ണയിക്കൂ fileഎസ്. മറ്റെല്ലാം files (ഉദാample ടെസ്റ്റ് ബെഞ്ചുകളും ടോപ്പ് ലെവലും fileഹാർഡ്‌വെയർ പ്രദർശനത്തിനുള്ള s) വെരിലോഗ് HDL ഫോർമാറ്റിലാണ്.
ലക്ഷ്യ വികസന കിറ്റ്
ബോർഡ് തിരഞ്ഞെടുക്കുക	• വികസന കിറ്റ് ഇല്ല • Intel Agilex I-Series വികസന കിറ്റ്	ടാർഗെറ്റുചെയ്‌ത ഡിസൈനിനായി ബോർഡ് തിരഞ്ഞെടുക്കുകample. • ഡെവലപ്‌മെന്റ് കിറ്റ് ഇല്ല: ഈ ഓപ്‌ഷൻ മുൻ ഡിസൈനിന്റെ എല്ലാ ഹാർഡ്‌വെയർ വശങ്ങളും ഒഴിവാക്കുന്നുample. ഐപി കോർ എല്ലാ പിൻ അസൈൻമെന്റുകളും വെർച്വൽ പിന്നുകളിലേക്ക് സജ്ജമാക്കുന്നു. • Intel Agilex I-Series FPGA ഡെവലപ്‌മെന്റ് കിറ്റ്: ഈ ഡെവലപ്‌മെന്റ് കിറ്റിലെ ഉപകരണവുമായി പൊരുത്തപ്പെടുന്നതിന് പ്രോജക്റ്റിന്റെ ടാർഗെറ്റ് ഉപകരണം ഈ ഓപ്ഷൻ സ്വയമേവ തിരഞ്ഞെടുക്കുന്നു. നിങ്ങളുടെ ബോർഡ് പുനരവലോകനത്തിന് മറ്റൊരു ഉപകരണ വകഭേദമുണ്ടെങ്കിൽ, ടാർഗെറ്റ് ഉപകരണ പാരാമീറ്റർ മാറ്റുക ഉപയോഗിച്ച് നിങ്ങൾക്ക് ടാർഗെറ്റ് ഉപകരണം മാറ്റാം. ഡെവലപ്‌മെന്റ് കിറ്റ് അനുസരിച്ച് എല്ലാ പിൻ അസൈൻമെന്റുകളും ഐപി കോർ സജ്ജമാക്കുന്നു. കുറിപ്പ്: പ്രാഥമിക ഡിസൈൻ എക്സിampഈ ക്വാർട്ടസ് റിലീസിലെ ഹാർഡ്‌വെയറിൽ le പ്രവർത്തനപരമായി പരിശോധിച്ചിട്ടില്ല. • ഇഷ്‌ടാനുസൃത വികസന കിറ്റ്: ഈ ഓപ്‌ഷൻ മുൻ ഡിസൈൻ അനുവദിക്കുന്നുampഒരു Intel FPGA ഉള്ള ഒരു മൂന്നാം കക്ഷി വികസന കിറ്റിൽ പരീക്ഷിക്കേണ്ടതാണ്. പിൻ അസൈൻമെന്റുകൾ നിങ്ങൾ സ്വന്തമായി സജ്ജീകരിക്കേണ്ടി വന്നേക്കാം.
	ടാർഗെറ്റ് ഉപകരണം
ടാർഗെറ്റ് ഉപകരണം മാറ്റുക	ഓൺ, ഓഫ്	ഈ ഓപ്‌ഷൻ ഓണാക്കി ഡെവലപ്‌മെന്റ് കിറ്റിനായി തിരഞ്ഞെടുത്ത ഉപകരണ വേരിയന്റ് തിരഞ്ഞെടുക്കുക.

സമാന്തര ലൂപ്പ്ബാക്ക് ഡിസൈൻ എക്സിampലെസ്

DisplayPort Intel FPGA IP ഡിസൈൻ മുൻampസ്റ്റാറ്റിക് നിരക്കിൽ പിക്സൽ ക്ലോക്ക് റിക്കവറി (പിസിആർ) മൊഡ്യൂൾ ഇല്ലാതെ DisplayPort RX ഉദാഹരണത്തിൽ നിന്ന് DisplayPort TX ഉദാഹരണത്തിലേക്ക് സമാന്തര ലൂപ്പ്ബാക്ക് കാണിക്കുന്നു.
പട്ടിക 3. DisplayPort Intel FPGA IP ഡിസൈൻ Exampഇന്റൽ അജിലെക്സ് എഫ്-ടൈൽ ഉപകരണത്തിനായുള്ള ലെ

ഡിസൈൻ എക്സിample	പദവി	ഡാറ്റ നിരക്ക്	ചാനൽ മോഡ്	ലൂപ്പ്ബാക്ക് തരം
പിസിആർ ഇല്ലാതെ ഡിസ്പ്ലേപോർട്ട് എസ്എസ്ടി സമാന്തര ലൂപ്പ്ബാക്ക്	ഡിസ്പ്ലേ പോർട്ട് എസ്എസ്ടി	HBR3	സിംപ്ലക്സ്	പിസിആർ ഇല്ലാതെ സമാന്തരമായി

2.1 Intel Agilex F-tile DisplayPort SST പാരലൽ ലൂപ്പ്ബാക്ക് ഡിസൈൻ ഫീച്ചറുകൾ
എസ്എസ്ടി പാരലൽ ലൂപ്പ്ബാക്ക് ഡിസൈൻ എക്സിampസ്റ്റാറ്റിക് നിരക്കിൽ പിക്സൽ ക്ലോക്ക് റിക്കവറി (പിസിആർ) ഇല്ലാതെ ഡിസ്പ്ലേ പോർട്ട് സിങ്കിൽ നിന്ന് ഡിസ്പ്ലേ പോർട്ട് ഉറവിടത്തിലേക്ക് ഒരൊറ്റ വീഡിയോ സ്ട്രീം സംപ്രേഷണം ചെയ്യുന്നത് ലെസ് കാണിക്കുന്നു.

ചിത്രം 6. Intel Agilex F-tile DisplayPort SST പാരലൽ ലൂപ്പ്ബാക്ക് ഇല്ലാതെ PCR

• ഈ വേരിയന്റിൽ, DisplayPort ഉറവിടത്തിന്റെ പാരാമീറ്റർ, TX_SUPPORT_IM_ENABLE, ഓണാക്കി വീഡിയോ ഇമേജ് ഇന്റർഫേസ് ഉപയോഗിക്കുന്നു.
• ഡിസ്പ്ലേ പോർട്ട് സിങ്ക്, ജിപിയു പോലുള്ള ബാഹ്യ വീഡിയോ ഉറവിടങ്ങളിൽ നിന്ന് വീഡിയോയും അല്ലെങ്കിൽ ഓഡിയോ സ്ട്രീമിംഗും സ്വീകരിക്കുകയും സമാന്തര വീഡിയോ ഇന്റർഫേസിലേക്ക് ഡീകോഡ് ചെയ്യുകയും ചെയ്യുന്നു.
• DisplayPort സിങ്ക് വീഡിയോ ഔട്ട്‌പുട്ട് നേരിട്ട് DisplayPort സോഴ്‌സ് വീഡിയോ ഇന്റർഫേസ് ഡ്രൈവ് ചെയ്യുകയും മോണിറ്ററിലേക്ക് ട്രാൻസ്മിറ്റ് ചെയ്യുന്നതിന് മുമ്പ് DisplayPort പ്രധാന ലിങ്കിലേക്ക് എൻകോഡ് ചെയ്യുകയും ചെയ്യുന്നു.
• IOPLL ഡിസ്പ്ലേ പോർട്ട് സിങ്കും സോഴ്സ് വീഡിയോ ക്ലോക്കുകളും ഒരു നിശ്ചിത ആവൃത്തിയിൽ ഡ്രൈവ് ചെയ്യുന്നു.
• DisplayPort sink ഉം ഉറവിടത്തിന്റെ MAX_LINK_RATE പാരാമീറ്ററും HBR3 ആയി കോൺഫിഗർ ചെയ്യുകയും PIXELS_PER_CLOCK ക്വാഡ് കോൺഫിഗർ ചെയ്യുകയും ചെയ്താൽ, 300Kp8 പിക്സൽ നിരക്ക് (30/1188 = 4 MHz) പിന്തുണയ്ക്കാൻ വീഡിയോ ക്ലോക്ക് 297 MHz-ൽ പ്രവർത്തിക്കുന്നു.

2.2 ക്ലോക്കിംഗ് സ്കീം
ക്ലോക്കിംഗ് സ്കീം DisplayPort Intel FPGA IP ഡിസൈൻ എക്സിയിലെ ക്ലോക്ക് ഡൊമെയ്‌നുകളെ ചിത്രീകരിക്കുന്നുample.
ചിത്രം 7. Intel Agilex F-tile DisplayPort Transceiver ക്ലോക്കിംഗ് സ്കീം

പട്ടിക 4. ക്ലോക്കിംഗ് സ്കീം സിഗ്നലുകൾ

ഡയഗ്രാമിലെ ക്ലോക്ക്	വിവരണം
SysPLL refclk	എഫ്-ടൈൽ സിസ്റ്റം PLL റഫറൻസ് ക്ലോക്ക്, ആ ഔട്ട്‌പുട്ട് ഫ്രീക്വൻസിക്കായി സിസ്റ്റം PLL കൊണ്ട് ഹരിക്കാവുന്ന ഏത് ക്ലോക്ക് ഫ്രീക്വൻസിയും ആകാം. ഈ രൂപകൽപ്പനയിൽ മുൻample, system_pll_clk_link, rx/tx refclk_link എന്നിവ ഒരേ SysPLL refclk പങ്കിടുന്നു, അത് 150Mhz ആണ്. ഡിസ്‌പ്ലേ പോർട്ട് ഫൈ ടോപ്പിലേക്ക് അനുബന്ധ ഔട്ട്‌പുട്ട് പോർട്ട് ബന്ധിപ്പിക്കുന്നതിന് മുമ്പ്, ഒരു പ്രത്യേക ട്രാൻസ്‌സിവർ റഫറൻസ് ക്ലോക്ക് പിന്നിൽ നിന്ന് റഫറൻസ്, സിസ്റ്റം PLL ക്ലോക്ക്സ് IP എന്നിവയുടെ ഇൻപുട്ട് ക്ലോക്ക് പോർട്ടിലേക്ക് കണക്‌റ്റ് ചെയ്‌തിരിക്കുന്ന ഒരു ഫ്രീ റണ്ണിംഗ് ക്ലോക്ക് ആയിരിക്കണം ഇത്.
system_pll_clk_link	എല്ലാ DisplayPort റേറ്റും പിന്തുണയ്ക്കുന്നതിനുള്ള ഏറ്റവും കുറഞ്ഞ സിസ്റ്റം PLL ഔട്ട്പുട്ട് ഫ്രീക്വൻസി 320Mhz ആണ്. ഈ ഡിസൈൻ മുൻample 900 Mhz (ഏറ്റവും ഉയർന്ന) ഔട്ട്‌പുട്ട് ഫ്രീക്വൻസി ഉപയോഗിക്കുന്നതിനാൽ SysPLL refclk 150 Mhz ആയ rx/tx refclk_link-മായി പങ്കിടാം.
rx_cdr_refclk_link/tx_pll_refclk_link	എല്ലാ DisplayPort ഡാറ്റാ നിരക്കും പിന്തുണയ്ക്കുന്നതിനായി Rx CDR, Tx PLL Link refclk എന്നിവ 150 Mhz ആയി നിശ്ചയിച്ചു.
rx_ls_clkout/tx എന്നത് clkout ആണ്	DisplayPort ലിങ്ക് സ്പീഡ് ക്ലോക്ക് മുതൽ ക്ലോക്ക് വരെ DisplayPort IP കോർ. സമാന്തര ഡാറ്റ വീതി കൊണ്ട് വിഭജിക്കുന്ന ഡാറ്റ നിരക്കിന് തുല്യമായ ആവൃത്തി. ExampLe: ആവൃത്തി = ഡാറ്റ നിരക്ക് / ഡാറ്റ വീതി = 8.1G (HBR3) / 40bits = 202.5 Mhz

2.3 സിമുലേഷൻ ടെസ്റ്റ്ബെഞ്ച്
സിമുലേഷൻ ടെസ്റ്റ്ബെഞ്ച്, DisplayPort TX സീരിയൽ ലൂപ്പ്ബാക്ക് RX-ലേക്ക് അനുകരിക്കുന്നു.
ചിത്രം 8. DisplayPort Intel FPGA IP സിംപ്ലക്സ് മോഡ് സിമുലേഷൻ ടെസ്റ്റ്ബെഞ്ച് ബ്ലോക്ക് ഡയഗ്രം

പട്ടിക 5. ടെസ്റ്റ്ബെഞ്ച് ഘടകങ്ങൾ

ഘടകം	വിവരണം
വീഡിയോ പാറ്റേൺ ജനറേറ്റർ	ഈ ജനറേറ്റർ നിങ്ങൾക്ക് ക്രമീകരിക്കാൻ കഴിയുന്ന കളർ ബാർ പാറ്റേണുകൾ നിർമ്മിക്കുന്നു. നിങ്ങൾക്ക് വീഡിയോ ഫോർമാറ്റ് ടൈമിംഗ് പാരാമീറ്റർ ചെയ്യാം.
ടെസ്റ്റ്ബെഞ്ച് നിയന്ത്രണം	ഈ ബ്ലോക്ക് സിമുലേഷന്റെ ടെസ്റ്റ് സീക്വൻസ് നിയന്ത്രിക്കുകയും TX കോറിലേക്ക് ആവശ്യമായ ഉത്തേജക സിഗ്നലുകൾ സൃഷ്ടിക്കുകയും ചെയ്യുന്നു. ടെസ്റ്റ്ബെഞ്ച് കൺട്രോൾ ബ്ലോക്ക് താരതമ്യപ്പെടുത്തുന്നതിന് ഉറവിടത്തിൽ നിന്നും സിങ്കിൽ നിന്നുമുള്ള CRC മൂല്യം വായിക്കുന്നു.
RX ലിങ്ക് സ്പീഡ് ക്ലോക്ക് ഫ്രീക്വൻസി ചെക്കർ	RX ട്രാൻസ്‌സിവർ വീണ്ടെടുത്ത ക്ലോക്ക് ഫ്രീക്വൻസി ആവശ്യമുള്ള ഡാറ്റാ നിരക്കുമായി പൊരുത്തപ്പെടുന്നുണ്ടോയെന്ന് ഈ ചെക്കർ പരിശോധിക്കുന്നു.
TX ലിങ്ക് സ്പീഡ് ക്ലോക്ക് ഫ്രീക്വൻസി ചെക്കർ	TX ട്രാൻസ്‌സിവർ വീണ്ടെടുത്ത ക്ലോക്ക് ഫ്രീക്വൻസി ആവശ്യമുള്ള ഡാറ്റ നിരക്കുമായി പൊരുത്തപ്പെടുന്നുണ്ടോയെന്ന് ഈ ചെക്കർ പരിശോധിക്കുന്നു.

സിമുലേഷൻ ടെസ്റ്റ്ബെഞ്ച് ഇനിപ്പറയുന്ന പരിശോധനകൾ ചെയ്യുന്നു:
പട്ടിക 6. ടെസ്റ്റ്ബെഞ്ച് പരിശോധനകൾ

ടെസ്റ്റ് മാനദണ്ഡം	സ്ഥിരീകരണം
• ഡാറ്റ നിരക്കിൽ ലിങ്ക് പരിശീലനം HBR3 • DP സ്റ്റാറ്റസ് TX, RX ലിങ്ക് സ്പീഡ് ഫ്രീക്വൻസി സജ്ജീകരിക്കുകയും അളക്കുകയും ചെയ്യുന്നുണ്ടോ എന്ന് പരിശോധിക്കാൻ DPCD രജിസ്റ്ററുകൾ വായിക്കുക.	TX, RX ട്രാൻസ്‌സീവറിൽ നിന്നുള്ള ലിങ്ക് സ്പീഡ് ക്ലോക്കിന്റെ ഫ്രീക്വൻസി ഔട്ട്‌പുട്ട് അളക്കാൻ ഫ്രീക്വൻസി ചെക്കർ സംയോജിപ്പിക്കുന്നു.
• TX-ൽ നിന്ന് RX-ലേക്ക് വീഡിയോ പാറ്റേൺ പ്രവർത്തിപ്പിക്കുക. • ഉറവിടവും സിങ്കും പൊരുത്തപ്പെടുന്നുണ്ടോയെന്ന് പരിശോധിക്കാൻ CRC പരിശോധിച്ചുറപ്പിക്കുക	• വീഡിയോ പാറ്റേൺ ജനറേറ്റുചെയ്യുന്നതിന് ഡിസ്പ്ലേ പോർട്ട് ഉറവിടത്തിലേക്ക് വീഡിയോ പാറ്റേൺ ജനറേറ്ററിനെ ബന്ധിപ്പിക്കുന്നു. • ടെസ്റ്റ്ബെഞ്ച് നിയന്ത്രണം അടുത്തതായി DPTX, DPRX രജിസ്റ്ററുകളിൽ നിന്ന് സോഴ്‌സ്, സിങ്ക് CRC എന്നിവ വായിക്കുകയും രണ്ട് CRC മൂല്യങ്ങളും സമാനമാണെന്ന് ഉറപ്പാക്കാൻ താരതമ്യം ചെയ്യുകയും ചെയ്യുന്നു. കുറിപ്പ്: CRC കണക്കാക്കുന്നത് ഉറപ്പാക്കാൻ, നിങ്ങൾ പിന്തുണ CTS ടെസ്റ്റ് ഓട്ടോമേഷൻ പാരാമീറ്റർ പ്രവർത്തനക്ഷമമാക്കണം.

DisplayPort Intel-നുള്ള ഡോക്യുമെന്റ് റിവിഷൻ ചരിത്രം

Agilex F-tile FPGA IP ഡിസൈൻ എക്സിampലെ ഉപയോക്തൃ ഗൈഡ്

പ്രമാണ പതിപ്പ്	ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പതിപ്പ്	IP പതിപ്പ്	മാറ്റങ്ങൾ
2021.12.13	21.4	21.0.0	പ്രാരംഭ റിലീസ്.

ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ ​​സേവനങ്ങൾക്കോ ​​​​ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു.
*മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.
ISO 9001: 2015 രജിസ്റ്റർ ചെയ്തു

ഓൺലൈൻ പതിപ്പ്
ഫീഡ്‌ബാക്ക് അയയ്‌ക്കുക
യുജി-20347
ഐഡി: 709308
പതിപ്പ്: 2021.12.13

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

intel DisplayPort Agilex F-Tile FPGA IP ഡിസൈൻ Example [pdf] ഉപയോക്തൃ ഗൈഡ് DisplayPort Agilex F-Tile FPGA IP ഡിസൈൻ എക്സിample, DisplayPort Agilex, F-Tile FPGA IP ഡിസൈൻ Example, F-Tile FPGA IP ഡിസൈൻ, FPGA IP ഡിസൈൻ എക്സിample, IP ഡിസൈൻ എക്സിample, IP ഡിസൈൻ, UG-20347, 709308

റഫറൻസുകൾ

• ഉപയോക്തൃ മാനുവൽ