DisplayPort Agilex F-Tile FPGA IP Design Example
පරිශීලක මාර්ගෝපදේශය
Intel® Quartus® Prime Design Suite සඳහා යාවත්කාලීන කරන ලදී: 21.4
IP අනුවාදය: 21.0.0
DisplayPort Intel FPGA IP Design Example ඉක්මන් ආරම්භක මාර්ගෝපදේශය
DisplayPort Intel® FPGA IP නිර්මාණය exampIntel Agilex™ F-tile උපාංග සඳහා වන les simulating testbench සහ සම්පාදනය සහ දෘඪාංග පරීක්ෂාව සඳහා සහය වන දෘඪාංග සැලසුමකින් සමන්විත වේ.
DisplayPort Intel FPGA IP පහත දැක්වෙන සැලසුම ඉදිරිපත් කරයිamples:
- ස්ථිතික අනුපාතයකින් පික්සල් ඔරලෝසු ප්‍රතිසාධන (PCR) මොඩියුලයක් නොමැතිව DisplayPort SST සමාන්තර ලූප්බැක්
ඔබ නිර්මාණයක් උත්පාදනය කරන විට හිටපුample, පරාමිති සංස්කාරකය ස්වයංක්‍රීයව නිර්මාණය කරයි fileදෘඩාංග තුළ නිර්මාණය අනුකරණය කිරීමට, සම්පාදනය කිරීමට සහ පරීක්ෂා කිරීමට අවශ්‍ය වේ.
සටහන: Intel Quartus® Prime 21.4 මෘදුකාංග අනුවාදය මූලික සැලසුම් Ex සඳහා පමණක් සහය දක්වයිampඅනුකරණය, සංශ්ලේෂණය, සම්පාදනය සහ කාල විශ්ලේෂණ අරමුණු සඳහා le. දෘඪාංග ක්‍රියාකාරීත්වය සම්පූර්ණයෙන්ම සත්යාපනය කර නොමැත.
රූපය 1. සංවර්ධන එස්tages
අදාළ තොරතුරු
- DisplayPort Intel FPGA IP පරිශීලක මාර්ගෝපදේශය
- Intel Quartus Prime Pro සංස්කරණය වෙත සංක්‍රමණය වීම
1.1 නාමාවලි ව්යුහය
රූපය 2. නාමාවලි ව්යුහය
වගුව 1. නිර්මාණ Example සංරචක
| ෆෝල්ඩර | Files |
| rtl/core | dp_core.ip |
| dp_rx.ip | |
| dp_tx.ip | |
| rtl/rx_phy | dp_gxb_rx/ ((DP PMA UX ගොඩනැඟිලි කොටස) |
| dp_rx_data_fifo.ip | |
| rx_top_phy.sv | |
| rtl/tx_phy | dp_gxb_rx/ ((DP PMA UX ගොඩනැඟිලි කොටස) |
| dp_tx_data_fifo.ip | |
| dp_tx_data_fifo.ip |
1.2 දෘඪාංග සහ මෘදුකාංග අවශ්‍යතා
ඉන්ටෙල් හිටපු සැලසුම් පරීක්ෂා කිරීමට පහත දෘඪාංග සහ මෘදුකාංග භාවිතා කරයිampලෙ:
දෘඪාංග
- Intel Agilex I-Series සංවර්ධන කට්ටලය
මෘදුකාංග
- Intel Quartus Prime
- සාරාංශය* VCL සිමියුලේටරය
1.3 නිර්මාණය උත්පාදනය කිරීම
නිර්මාණය උත්පාදනය කිරීමට Intel Quartus Prime මෘදුකාංගයේ DisplayPort Intel FPGA IP පරාමිති සංස්කාරකය භාවිතා කරන්න.ample.
රූපය 3. සැලසුම් ප්රවාහය උත්පාදනය කිරීම
- මෙවලම් ➤ IP නාමාවලිය තෝරන්න, සහ ඉලක්ක උපාංග පවුල ලෙස Intel Agilex F-tile තෝරන්න.
සටහන: නිර්මාණය example සහය දක්වන්නේ Intel Agilex F-tile උපාංග සඳහා පමණි. - IP නාමාවලියෙහි, DisplayPort Intel FPGA IP සොයාගෙන ද්වි-ක්ලික් කරන්න. නව IP විචලනය කවුළුව දිස්වේ.
- ඔබගේ අභිරුචි IP විචලනය සඳහා ඉහළ මට්ටමේ නමක් සඳහන් කරන්න. පරාමිති සංස්කාරකය IP විචල්‍ය සැකසුම් a හි සුරකියි file නම් කර ඇත .ip.
- ඔබට උපාංග ක්ෂේත්‍රයේ විශේෂිත Intel Agilex F-tile උපාංගයක් තෝරාගත හැක, නැතහොත් පෙරනිමි Intel Quartus Prime මෘදුකාංග උපාංග තේරීම තබා ගන්න.
- හරි ක්ලික් කරන්න. පරාමිති සංස්කාරකය දිස්වේ.
- TX සහ RX යන දෙකටම අවශ්‍ය පරාමිති වින්‍යාස කරන්න
- නිර්මාණ Example ටැබය, PCR නොමැතිව DisplayPort SST Parallel Loopback තෝරන්න.
- පරීක්ෂණ බංකුව උත්පාදනය කිරීමට සමාකරණය තෝරන්න, සහ දෘඪාංග නිර්මාණය උත්පාදනය කිරීමට සංශ්ලේෂණය තෝරන්නample. නිර්මාණ ex උත්පාදනය කිරීමට ඔබ අවම වශයෙන් මෙම විකල්ප වලින් එකක්වත් තෝරාගත යුතුයample files. ඔබ දෙකම තෝරා ගන්නේ නම්, උත්පාදන කාලය වැඩි වේ.
- උත්පාදනය Ex ක්ලික් කරන්නample නිර්මාණය.
1.4 නිර්මාණය අනුකරණය කිරීම
DisplayPort Intel FPGA IP නිර්මාණය example testbench විසින් අනුක්‍රමික ලූප්බැක් නිර්මාණයක් TX අවස්ථාවක් සිට RX අවස්ථාවක් දක්වා අනුකරණය කරයි. අභ්‍යන්තර වීඩියෝ රටා උත්පාදක මොඩියුලයක් DisplayPort TX අවස්ථාව ධාවනය කරන අතර RX උදාහරණ වීඩියෝ ප්‍රතිදානය ටෙස්ට් බංකුවේ CRC පරීක්ෂක වෙත සම්බන්ධ කරයි.
රූපය 4. නිර්මාණ සමාකරණ ප්රවාහය
- Synopsys සිමියුලේටර් ෆෝල්ඩරය වෙත ගොස් VCS තෝරන්න.
- සමාකරණ ස්ක්‍රිප්ට් ධාවනය කරන්න.
මූලාශ්රය vcs_sim.sh - ස්ක්‍රිප්ට් ක්වාටස් ටීඑල්ජී සිදු කරයි, සිමියුලේටරය තුළ පරීක්ෂණ බංකුව සම්පාදනය කරයි.
- ප්රතිඵලය විශ්ලේෂණය කරන්න.
සාර්ථක සමාකරණයක් අවසන් වන්නේ මූලාශ්රය සහ සින්ක් SRC සංසන්දනයෙනි.
1.5 නිර්මාණය සම්පාදනය කිරීම සහ අනුකරණය කිරීම
රූපය 5. නිර්මාණය සම්පාදනය කිරීම සහ අනුකරණය කිරීම
දෘඪාංගයේ ආදර්ශන පරීක්ෂණයක් සම්පාදනය කිරීමට සහ ධාවනය කිරීමටample නිර්මාණය, මෙම පියවර අනුගමනය කරන්න:
- සහතික දෘඪාංග example නිර්මාණ උත්පාදනය සම්පූර්ණයි.
- Intel Quartus Prime Pro සංස්කරණ මෘදුකාංගය දියත් කර විවෘත කරන්න /quartus/agi_dp_demo.qpf.
- සැකසීම ➤ Start Compilation ක්ලික් කරන්න.
- සම්පාදනය අවසන් වන තෙක් රැඳී සිටින්න.
සටහන: නිර්මාණය හිටපුample ක්‍රියාකාරීව ප්‍රාථමික සැලසුම් සත්යාපනය නොකරයි Exampමෙම Quartus නිකුතුවේ දෘඪාංග මත le.
අදාළ තොරතුරු
Intel Agilex I-Series FPGA සංවර්ධන කට්ටල පරිශීලක මාර්ගෝපදේශය
1.6 DisplayPort Intel FPGA IP Design Example පරාමිතීන්
වගුව 2. DisplayPort Intel FPGA IP Design ExampIntel Agilex F-ටයිල් උපාංගය සඳහා le පරාමිතීන්
| පරාමිතිය | වටිනාකම | විස්තරය |
| පවතින නිර්මාණ Example | ||
| මෝස්තරය තෝරන්න | • නැහැ • DisplayPort SST සමාන්තර PCR නොමැතිව ලූප්බැක් |
නිර්මාණය තෝරන්න exampඋත්පාදනය කිරීමට le. • කිසිවක් නැත: නිර්මාණයක් නැත හිටපුampවත්මන් පරාමිති තේරීම සඳහා le ඇත • PCR නොමැතිව DisplayPort SST Parallel Loopback: මෙම නිර්මාණය exampඔබ සක්‍රීය වීඩියෝ ආදාන රූප වරාය පරාමිතිය ක්‍රියාත්මක කරන විට පික්සල් ඔරලෝසු ප්‍රතිසාධන (PCR) මොඩියුලයක් නොමැතිව DisplayPort සින්ක් සිට DisplayPort මූලාශ්රය දක්වා සමාන්තර පුඩුවක් le නිරූපණය කරයි. |
| නිර්මාණ Example Files | ||
| අනුකරණය | සක්‍රිය, අක්‍රිය කරන්න | අවශ්‍ය දේ උත්පාදනය කිරීමට මෙම විකල්පය ක්‍රියාත්මක කරන්න filesimulation testbench සඳහා. |
| සංශ්ලේෂණය | සක්‍රිය, අක්‍රිය කරන්න | අවශ්‍ය දේ උත්පාදනය කිරීමට මෙම විකල්පය ක්‍රියාත්මක කරන්න fileIntel Quartus Prime සම්පාදනය සහ දෘඩාංග නිර්මාණය සඳහා s. |
| උත්පාදනය කරන ලද HDL ආකෘතිය | ||
| උත්පාදනය කරන්න File ආකෘතිය | වෙරිලොග්, වීඑච්ඩීඑල් | ජනනය කරන ලද නිර්මාණය සඳහා ඔබ කැමති HDL ආකෘතිය තෝරන්නample fileකට්ටලය. සටහන: මෙම විකල්පය ජනනය කරන ලද ඉහළ මට්ටමේ IP සඳහා ආකෘතිය පමණක් තීරණය කරයි files. වෙනත් සියලු files (උදාample ටෙස්ට් බංකු සහ ඉහළ මට්ටම fileදෘඪාංග නිරූපණය සඳහා s) Verilog HDL ආකෘතියෙන් ඇත. |
| ඉලක්ක සංවර්ධන කට්ටලය | ||
| මණ්ඩලය තෝරන්න | • සංවර්ධන කට්ටලයක් නැත • Intel Agilex I-Series සංවර්ධන කට්ටලය |
ඉලක්කගත නිර්මාණය සඳහා පුවරුව තෝරන්නample. • සංවර්ධන කට්ටලයක් නොමැත: මෙම විකල්පය හිටපු සැලසුම් සඳහා සියලුම දෘඩාංග අංගයන් බැහැර කරයිample. IP හරය සියලු පින් පැවරුම් අථත්‍ය පින් වලට සකසයි. • Intel Agilex I-Series FPGA සංවර්ධන කට්ටලය: මෙම විකල්පය ස්වයංක්‍රීයව ව්‍යාපෘතියේ ඉලක්ක උපාංගය මෙම සංවර්ධන කට්ටලයේ උපාංගයට ගැලපේ. ඔබගේ පුවරු සංශෝධනයට වෙනස් උපාංග ප්‍රභේදයක් තිබේ නම්, වෙනස් කිරීමේ ඉලක්ක උපාංග පරාමිතිය භාවිතයෙන් ඔබට ඉලක්ක උපාංගය වෙනස් කළ හැක. IP හරය සංවර්ධන කට්ටලයට අනුව සියලුම පින් පැවරුම් සකසයි. සටහන: මූලික සැලසුම් Exampමෙම Quartus නිකුතුවේ දෘඪාංග මත le ක්‍රියාකාරීව සත්යාපනය කර නොමැත. • අභිරුචි සංවර්ධන කට්ටලය: මෙම විකල්පය නිර්මාණය සඳහා ඉඩ ලබා දේampIntel FPGA සමඟ තෙවන පාර්ශවීය සංවර්ධන කට්ටලයක් මත පරීක්ෂා කිරීමට le. ඔබට පින් පැවරුම් ඔබ විසින්ම සැකසීමට අවශ්‍ය විය හැක. |
| ඉලක්ක උපාංගය | ||
| ඉලක්ක උපාංගය වෙනස් කරන්න | සක්‍රිය, අක්‍රිය කරන්න | මෙම විකල්පය ක්‍රියාත්මක කර සංවර්ධන කට්ටලය සඳහා කැමති උපාංග ප්‍රභේදය තෝරන්න. |
Parallel Loopback Design Examples
DisplayPort Intel FPGA IP නිර්මාණය examples ස්ථිතික අනුපාතයකින් Pixel Clock Recovery (PCR) මොඩියුලයක් නොමැතිව DisplayPort RX උදාහරණයේ සිට DisplayPort TX අවස්ථාව දක්වා සමාන්තර පුඩුවක් පෙන්නුම් කරයි.
වගුව 3. DisplayPort Intel FPGA IP Design ExampIntel Agilex F-ටයිල් උපාංගය සඳහා le
| නිර්මාණ Example | තනතුරු | දත්ත අනුපාතය | නාලිකා ප්‍රකාරය | ලූප්බැක් වර්ගය |
| PCR නොමැතිව DisplayPort SST සමාන්තර ලූප්බැක් | DisplayPort SST | HBR3 | සිම්ප්ලෙක්ස් | PCR නොමැතිව සමාන්තරව |
2.1 Intel Agilex F-tile DisplayPort SST Parallel Loopback නිර්මාණ විශේෂාංග
SST සමාන්තර පුඩුවක් නිර්මාණය examples ස්ථිතික අනුපාතයකින් Pixel Clock Recovery (PCR) නොමැතිව DisplayPort සින්ක් සිට DisplayPort මූලාශ්රය වෙත තනි වීඩියෝ ප්‍රවාහයක් සම්ප්‍රේෂණය කිරීම පෙන්නුම් කරයි.
රූපය 6. PCR නොමැතිව Intel Agilex F-tile DisplayPort SST සමාන්තර ලූප්බැක්
- මෙම ප්‍රභේදය තුළ, DisplayPort මූලාශ්‍රයේ පරාමිතිය, TX_SUPPORT_IM_ENABLE, සක්‍රිය කර ඇති අතර වීඩියෝ රූප අතුරුමුහුණත භාවිතා වේ.
- DisplayPort සින්ක් GPU වැනි බාහිර වීඩියෝ මූලාශ්‍රවලින් වීඩියෝ සහ හෝ ශ්‍රව්‍ය ප්රවාහය ලබා ගන්නා අතර එය සමාන්තර වීඩියෝ අතුරු මුහුණතකට විකේතනය කරයි.
- DisplayPort සින්ක් වීඩියෝ ප්‍රතිදානය ඩිස්ප්ලේපෝට් ප්‍රභව වීඩියෝ අතුරුමුහුණත සෘජුවම ධාවනය කරන අතර මොනිටරය වෙත සම්ප්‍රේෂණය කිරීමට පෙර ඩිස්ප්ලේපෝට් ප්‍රධාන සබැඳිය වෙත කේතනය කරයි.
- IOPLL මඟින් DisplayPort සින්ක් සහ ප්‍රභව වීඩියෝ ඔරලෝසු යන දෙකම ස්ථාවර සංඛ්‍යාතයකින් ධාවනය කරයි.
- DisplayPort sink සහ මූලාශ්‍රයේ MAX_LINK_RATE පරාමිතිය HBR3 වෙත වින්‍යාස කර ඇති අතර PIXELS_PER_CLOCK Quad වෙත වින්‍යාස කර තිබේ නම්, වීඩියෝ ඔරලෝසුව 300Kp8 පික්සල් අනුපාතයට (30/1188 = 4 MHz) සහය දැක්වීමට 297 MHz දී ධාවනය වේ.
2.2 ඔරලෝසු යෝජනා ක්රමය
ඔරලෝසු ක්රමය මඟින් DisplayPort Intel FPGA IP නිර්මාණයේ ඇති ඔරලෝසු වසම් නිරූපණය කරයි.ample.
Figure 7. Intel Agilex F-tile DisplayPort Transceiver ඔරලෝසු ක්රමය
වගුව 4. ඔරලෝසු යෝජනා ක්රමය සංඥා
| රූප සටහනේ ඔරලෝසුව | විස්තරය |
| SysPLL refclk | එම ප්‍රතිදාන සංඛ්යාතය සඳහා System PLL මගින් බෙදිය හැකි ඕනෑම ඔරලෝසු සංඛ්‍යාතයක් විය හැකි F-ටයිල් පද්ධති PLL සමුද්දේශ ඔරලෝසුව. මෙම නිර්මාණයේදී හිටපුample, system_pll_clk_link සහ rx/tx refclk_link 150Mhz වන SysPLL refclk බෙදා ගනී. එය අදාල ප්‍රතිදාන තොට DisplayPort Phy Top වෙත සම්බන්ධ කිරීමට පෙර, කැපවූ සම්ප්‍රේෂක සමුද්දේශ ඔරලෝසු පින් එකක සිට Reference සහ System PLL Clocks IP හි ආදාන ඔරලෝසු තොට වෙත සම්බන්ධ කර ඇති නිදහස් ධාවන ඔරලෝසුවක් විය යුතුය. |
| system_pll_clk_link | සියලුම DisplayPort අනුපාතයට සහය වීමට අවම System PLL ප්‍රතිදාන සංඛ්යාතය 320Mhz වේ. මෙම නිර්මාණය හිටපුample විසින් 900 Mhz (ඉහළම) නිමැවුම් සංඛ්‍යාතයක් භාවිතා කරන අතර එමඟින් SysPLL refclk 150 Mhz වන rx/tx refclk_link සමඟ බෙදා ගත හැක. |
| rx_cdr_refclk_link/tx_pll_refclk_link | Rx CDR සහ Tx PLL Link refclk 150 Mhz වෙත සවිකර සියලු DisplayPort දත්ත අනුපාතයට සහය වේ. |
| rx_ls_clkout/tx යනු clkout වේ | DisplayPort Link Speed Clock සිට clock DisplayPort IP core. සමාන්තර දත්ත පළලින් දත්ත අනුපාතය බෙදීමට සමාන සංඛ්යාතය. Exampලෙ: සංඛ්යාතය = දත්ත අනුපාතය / දත්ත පළල = 8.1G (HBR3) / 40bit = 202.5 Mhz |
2.3 සමාකරණ පරීක්ෂණ බංකුව
සමාකරණ පරීක්ෂණ බංකුව DisplayPort TX අනුක්‍රමික පුඩුව RX වෙත අනුකරණය කරයි.
රූපය 8. DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench Block Diagram
වගුව 5. ටෙස්ට් බංකු සංරචක
| සංරචකය | විස්තරය |
| වීඩියෝ රටා උත්පාදක යන්ත්රය | මෙම උත්පාදක යන්ත්රය ඔබට වින්යාසගත කළ හැකි වර්ණ තීරු රටා නිෂ්පාදනය කරයි. ඔබට වීඩියෝ ආකෘතියේ වේලාව පරාමිතිකරණය කළ හැකිය. |
| ටෙස්ට් බංකු පාලනය | මෙම අවහිර කිරීම සමාකරණයේ පරීක්ෂණ අනුපිළිවෙල පාලනය කරන අතර TX හරයට අවශ්‍ය උත්තේජක සංඥා ජනනය කරයි. සංසන්දනය කිරීම සඳහා testbench පාලන බ්ලොක් එක මූලාශ්රය සහ සින්ක් යන දෙකෙන්ම CRC අගය කියවයි. |
| RX Link Speed Clock සංඛ්‍යාත පරීක්ෂක | RX සම්ප්‍රේෂකය ප්‍රතිසාධනය කරන ලද ඔරලෝසු සංඛ්යාතය අපේක්ෂිත දත්ත අනුපාතයට ගැළපෙන්නේ දැයි මෙම පරීක්ෂකය සත්යාපනය කරයි. |
| TX Link Speed Clock සංඛ්‍යාත පරීක්ෂක | TX සම්ප්‍රේෂකය ප්‍රතිසාධනය කරන ලද ඔරලෝසු සංඛ්යාතය අපේක්ෂිත දත්ත අනුපාතයට ගැළපෙන්නේ දැයි මෙම පරීක්ෂකය සත්යාපනය කරයි. |
සමාකරණ පරීක්ෂණ බංකුව පහත සත්යාපනය සිදු කරයි:
වගුව 6. ටෙස්ට් බංකු සත්යාපනය
| පරීක්ෂණ නිර්ණායක | සත්යාපනය |
| • HBR3 දත්ත අනුපාතයට සබැඳි පුහුණුව • DP තත්ත්‍වය TX සහ RX Link Speed සංඛ්යාතය යන දෙකම සකසා මනිනවාද යන්න පරීක්ෂා කිරීමට DPCD රෙජිස්ටර් කියවන්න. |
TX සහ RX සම්ප්‍රේෂකයෙන් ලින්ක් ස්පීඩ් ඔරලෝසුවේ සංඛ්‍යාත ප්‍රතිදානය මැනීමට සංඛ්‍යාත පරීක්ෂකය ඒකාබද්ධ කරයි. |
| • TX සිට RX දක්වා වීඩියෝ රටාව ධාවනය කරන්න. • මූලාශ්‍ර සහ සින්ක් යන දෙකටම ඒවා ගැළපේදැයි පරීක්ෂා කිරීමට CRC සත්යාපනය කරන්න |
• වීඩියෝ රටාව උත්පාදනය කිරීම සඳහා වීඩියෝ රටා උත්පාදක යන්ත්රය DisplayPort මූලාශ්රය වෙත සම්බන්ධ කරයි. • Testbench පාලනය මීළඟට DPTX සහ DPRX රෙජිස්ටර් වලින් Source සහ Sink CRC දෙකම කියවා CRC අගයන් දෙකම එක සමාන බව සහතික කිරීමට සංසන්දනය කරයි. සටහන: CRC ගණනය කිරීම සහතික කිරීම සඳහා, ඔබ සහාය CTS පරීක්ෂණ ස්වයංක්‍රීයකරණ පරාමිතිය සක්‍රීය කළ යුතුය. |
DisplayPort Intel සඳහා ලේඛන සංශෝධන ඉතිහාසය
Agilex F-tile FPGA IP Design Example පරිශීලක මාර්ගෝපදේශය
| ලේඛන අනුවාදය | Intel Quartus Prime අනුවාදය | IP අනුවාදය | වෙනස්කම් |
| 2021.12.13 | 21.4 | 21.0.0 | මුල් නිකුතුව. |
ඉන්ටෙල් සංස්ථාව. සියලුම හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල කාර්ය සාධනය වර්තමාන පිරිවිතරයන්ට අනුව Intel හි සම්මත වගකීම් සහතිකයට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම නිෂ්පාදනයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්‍රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ.
*වෙනත් නම් සහ වෙළඳ නාම අන් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.
ISO 9001: 2015 ලියාපදිංචි කර ඇත
මාර්ගගත සංස්කරණය
ප්‍රතිපෝෂණ යවන්න
UG-20347
ID: 709308
අනුවාදය: 2021.12.13
ලේඛන / සම්පත්
 |
intel DisplayPort Agilex F-Tile FPGA IP Design Example [pdf] පරිශීලක මාර්ගෝපදේශය DisplayPort Agilex F-Tile FPGA IP Design Example, DisplayPort Agilex, F-Tile FPGA IP Design Example, F-ටයිල් FPGA IP නිර්මාණය, FPGA IP නිර්මාණය Example, IP Design Example, IP නිර්මාණය, UG-20347, 709308 |
